[實用新型]具有引腳側壁爬錫功能的電磁屏蔽封裝結構

有效

• 申請號: 201721888129.6
• 申請日: 2017-12-29
• 公開（公告）號: CN208028060U
• 公開（公告）日: 2018-10-30
• 發明（設計）人: 章春燕;劉愷;王亞琴;梁志忠
• 申請（專利權）人: 江蘇長電科技股份有限公司
• 主分類號: H01L23/552
• 分類號: H01L23/552;H01L23/31
• 代理公司: 江陰市揚子專利代理事務所(普通合伙) 32309
• 代理人: 周彩鈞

本實用新型涉及一種具有引腳側壁爬錫功能的電磁屏蔽封裝結構，它包括基島和引腳，所述引腳包括平面部分和側壁部分，所述側壁部分包括多個側壁面，所述平面部分與側壁部分的多個側壁面之間通過弧形部分過渡連接，所述基島正面設置有芯片，所述基島、引腳以及芯片外圍區域包封有第一塑封料，所述第一塑封料上設置有第一屏蔽層，所述第一屏蔽層上設置有第二塑封料，所述引腳中有部分引腳的側壁部分高于第一塑封料，并且電性連接于第一屏蔽層，其余引腳的側壁部分低于第一屏蔽層。本實用新型在載板蝕刻形成的凹槽中電鍍直接形成具有外凸的弧形以及與之相連突出于塑封料并具有一定高度的側壁的引腳，所以電磁屏蔽層可以直接電性連接引腳的側壁來實現接地，而不用另外形成金屬柱或導電通孔，從而降低了制造成本和時間。

技術領域

本實用新型涉及一種具有引腳側壁爬錫功能的電磁屏蔽封裝結構及其制造工藝，屬于半導體封裝技術領域。

背景技術

隨著電子元件的運算速度、傳輸信號頻率越來越高，由于集成電路容易與其他內部或外部電子元件相互產生電磁干擾現象，例如串擾、傳輸損耗與信號反射等等，使得集成電路的運作效能受到削減。所以電子元件對于電磁干擾(electromagnetic interference,EMI)防護的要求也在不斷的提升。如何保護半導體封裝中的芯片不受電磁干擾顯得相當重要。

一種降低EMI的方法是將半導體封裝屏蔽起來。例如在塑封料的背面設置一層電磁屏蔽層，并將電磁屏蔽層與外部形成接地來完成屏蔽。當來自于半導體封裝體內部的電磁放射作用在金屬層的內表面時，部份的電磁放射被電性短路，從而降低電磁放射的程度，避免電磁放射通過殼體而負面地影響鄰近的半導體組件的運作。同樣的，當來自于鄰近的半導體組件的電磁放射作用在金屬層的外表面時，電磁放射可被電性短路，從而減少對封裝件內半導體裝置的電磁干擾。

然而上述的電磁屏蔽方式在使屏蔽層接地時卻比較困難，其需在基板上另外形成金屬柱（參見圖1）、電子元件或通過TSV工藝在塑封料上形成通孔后在填充金屬填料來形成導通柱，無論是哪種方法都需增加額外的制程，而增加了制造成本與時間。

實用新型內容

本實用新型所要解決的技術問題是針對上述現有技術提供一種具有引腳側壁爬錫功能的電磁屏蔽封裝結構，其引腳具有外凸的弧形以及與之相連突出于塑封料并具有一定高度的側壁，所以電磁屏蔽層可以直接電性連接引腳的側壁來實現接地，而不用另外形成金屬柱或導電通孔，從而降低了制造成本和時間。

本實用新型解決上述問題所采用的技術方案為：一種具有引腳側壁爬錫功能的電磁屏蔽封裝結構，它包括基島和引腳，所述引腳包括平面部分和側壁部分，所述側壁部分位于平面部分外側，所述側壁部分包括多個側壁面，所述平面部分與側壁部分的多個側壁面之間通過弧形部分過渡連接，所述弧形部分的凸面朝向外下側，所述基島正面設置有芯片，所述芯片通過金屬焊線與引腳形成電性連接，所述基島、引腳以及芯片外圍區域包封有塑封料，所述第一塑封料上設置有第一屏蔽層，所述第一屏蔽層上設置有第二塑封料，所述引腳中有部分引腳的側壁部分高于第一塑封料，并且電性連接于第一屏蔽層，其余引腳的側壁部分低于第一屏蔽層，所述引腳側壁部分的多個側壁面和弧形部分通過包覆塑封料形成波狀突出部。

所述基島引腳為電鍍形成的金屬線路層。

一種具有引腳側壁爬錫功能的電磁屏蔽封裝結構，它包括引腳，所述引腳包括平面部分和側壁部分，所述側壁部分位于平面部分外側，所述側壁部分包括多個側壁面，所述平面部分與側壁部分的多個側壁面之間通過弧形部分過渡連接，所述弧形部分的凸面朝向外下側，所述引腳上通過金屬球倒裝有芯片，所述引腳以及芯片外圍區域包封有第一塑封料，所述第一塑封料上設置有第一屏蔽層，所述第一屏蔽層上設置有第二塑封料，所述引腳中有部分引腳的側壁部分高于第一塑封料，并且電性連接于第一屏蔽層，其余引腳的側壁部分低于第一屏蔽層，所述引腳側壁部分的多個側壁面和弧形部分通過包覆塑封料形成波狀突出部。

所述引腳為電鍍形成的金屬線路層。