[實用新型]一種基于SoC的通用組合導航集成處理器架構

有效

• 申請號: 201721751501.9
• 申請日: 2017-12-15
• 公開（公告）號: CN207586912U
• 公開（公告）日: 2018-07-06
• 發明（設計）人: 蘆佳振;李愛夫;胡封林;盧佳振;高爽
• 申請（專利權）人: 湖南中部芯谷光電有限公司
• 主分類號: G06F15/78
• 分類號: G06F15/78
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種基于SoC的通用組合導航集成處理器架構，其特征包括SoC骨架，所述的SoC骨架內總線分為低速總線和高速總線，所述的低速總線連接、掛載包括若干GPIO模塊，所述的高速總線連接、掛載包括數據處理核心、程序儲存器與運行內存、調試接口與外部存儲接口、高速通信接口；

所述的GPIO模塊用于通過程序編輯實現自定義邏輯功能，或者配置為各類低速通信接口；

所述的數據處理核心包括兩個協同工作的精簡指令集核心，一個用于慣性導航解算，另一個用于組合導航濾波；

所述的程序儲存器與運行內存，為數據處理核心提供儲存空間與緩存；

所述的調試接口用于芯片配置、導航解算程序的燒寫、程序在線調試；

所述的外部儲存接口為EMIF接口，用于外接SRAM或者NOR FLASH為集成處理器提供更多的內存和數據儲存空間；

所述的低速總線與高速總線通過總線橋連接，用于連接在高速總線上的數據處理核心能夠同時訪問高速、低速總線上掛載的接口與存儲。

2.如權利要求1所述的一種基于SoC的通用組合導航集成處理器架構，其特征是所述的高速總線上還配備了DMA控制器。

3.如權利要求1或2所述的一種基于SoC的通用組合導航集成處理器架構，其特征是所述的低速總線上還掛載了定時器與看門狗模塊，用于在不使用處理核心資源的情況下完成系統的定時與超時中斷功能。

4.如權利要求1或2所述的一種基于SoC的通用組合導航集成處理器架構，其特征是所述的程序儲存器與運行內存為儲存空間大小為512KB的FLASH芯片和128KB的SRAM芯片。

5.如權利要求3所述的一種基于SoC的通用組合導航集成處理器架構，其特征是所述的程序儲存器與運行內存為儲存空間大小為512KB的FLASH芯片和128KB的SRAM芯片。

6.如權利要求1或2或5所述的一種基于SoC的通用組合導航集成處理器架構，其特征是所述的數據處理核心為RISC-V精簡指令集核心，單核主頻500MHz，支持64位雙精度浮點型運算。

7.如權利要求1或2或5所述的一種基于SoC的通用組合導航集成處理器架構，其特征是所述的高速通信接口為自適應10M/100M/1000M的以太網MAC接口。

8.如權利要求1或2或5所述的一種基于SoC的通用組合導航集成處理器架構，其特征是所述的GPIO模塊可配置2個外部中斷、4個RS-485/422接口、4個SPI接口、4個I2C接口、2個RS-232接口、8個PWM輸入輸出IO、6通道低速12位ADC。