[實用新型]一種基于SoC的通用組合導航集成處理器架構

有效

• 申請號: 201721751501.9
• 申請日: 2017-12-15
• 公開（公告）號: CN207586912U
• 公開（公告）日: 2018-07-06
• 發明（設計）人: 蘆佳振;李愛夫;胡封林;盧佳振;高爽
• 申請（專利權）人: 湖南中部芯谷光電有限公司
• 主分類號: G06F15/78
• 分類號: G06F15/78
• 代理公司: 暫無信息
• 代理人: 暫無信息

一種基于SoC的通用組合導航集成處理器架構，其特征包括SoC骨架，所述的SoC骨架內總線分為低速總線和高速總線，所述的低速總線連接、掛載包括若干GPIO模塊，所述的高速總線連接、掛載包括數據處理核心、程序儲存器與運行內存、調試接口與外部存儲接口、高速通信接口；采用芯片集成的方式代替傳統的分立元器件與板卡結構，大大降低系統體積重量與功耗；芯片集成多種方便復用的可編程配置接口，縮短設計周期，降低研發成本，增強通用性。

技術領域

本實用新型涉及集成處理器芯片領域，特別是一種基于SoC的通用組合導航集成處理器架構。

背景技術

組合導航是將兩種或以上導航系統組合起來使用的一種導航方式。組合導航系統一般以慣性導航系統為基礎，綜合無線電導航、天文導航、衛星導航等系統，利用多種信息源，互相補充，構成一種有多余度和導航精度更高的多功能系統。

組合導航系統工作的流程為：處理器采集慣性傳感器數據進行基本的慣性導航解算，與此同時處理器還需要采集其他導航系統的數據，定期對慣性導航解算做濾波補償，降低慣性傳感器誤差帶來的影響，提高導航精度。

目前組合導航系統解算平臺常用方案為如圖1所示的數據處理器+接口板的形式。接口板根據特定任務要求，搭載特定種類與數量的外部接口，負責采集慣性傳感器、其他導航系統的數據，按照任務設計對數據進行打包，然后通過高速總線接口傳遞給數據處理器進行組合導航解算與濾波。由于采用分立的元器件與板卡，組合導航系統體積、重量與功耗較大。并且，在面對不同任務需求，要求連接不同導航系統與設備的情況下，往往需要同時對接口板的硬件及軟件進行重新設計，導致產品設計周期加長，成本提高。

發明內容

本實用新型的目的是為了克服現有技術的上述不足之處，而提供一種大大降低系統體積重量與功耗，設計周期短，研發成本低，通用性強的基于SoC的通用組合導航集成處理器架構。

為實現上述實用新型目的，本實用新型的技術方案是：一種基于SoC的通用組合導航集成處理器架構，包括SoC骨架，所述的SoC骨架內總線分為低速總線和高速總線，所述的低速總線連接、掛載包括若干GPIO模塊，所述的高速總線連接、掛載包括數據處理核心、程序儲存器與運行內存、調試接口與外部存儲接口、高速通信接口；

所述的GPIO模塊用于通過程序編輯實現自定義邏輯功能，或者配置為各類低速通信接口；

所述的數據處理核心包括兩個協同工作的精簡指令集核心，一個用于慣性導航解算，另一個用于組合導航濾波，避免大運算量的濾波對基本的慣性導航解算造成影響；

所述的程序儲存器與運行內存，為數據處理核心提供儲存空間與緩存；

所述的調試接口用于芯片配置、導航解算程序的燒寫、程序在線調試；

所述的外部儲存接口為EMIF接口，用于外接SRAM或者NOR FLASH為集成處理器提供更多的內存和數據儲存空間；

所述的低速總線與高速總線通過總線橋連接，使得連接在高速總線上的數據處理核心能夠同時訪問高速、低速總線上掛載的接口與存儲。

所述的程序儲存器與運行內存為儲存空間大小為512KB的FLASH芯片和128KB的SRAM芯片。

所述的數據處理核心為RISC-V精簡指令集核心，單核主頻500MHz，支持64位雙精度浮點型運算。

所述的高速通信接口為自適應10M/100M/1000M的以太網MAC接口。

為了能夠適配不同的應用要求，支持組合導航系統中如陀螺、加速度計、溫度計、氣壓計、衛星導航系統、無線電導航系統等設備或子系統的接入，所述的GPIO模塊可配置2個外部中斷、4個RS-485/422接口、4個SPI接口、4個I2C接口、2個RS-232接口、8個PWM輸入輸出IO、6通道低速12位ADC。