[實用新型]一種能降低超結器件導通電阻的外延結構

有效

• 申請號: 201721679770.9
• 申請日: 2017-12-06
• 公開（公告）號: CN207651490U
• 公開（公告）日: 2018-07-24
• 發明（設計）人: 張艷旺;吳宗憲;白福瑞
• 申請（專利權）人: 無錫橙芯微電子科技有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L21/336;H01L29/78
• 代理公司: 無錫市大為專利商標事務所(普通合伙) 32104
• 代理人: 曹祖良

本實用新型提出一種能降低超結器件導通電阻的外延結構，在外延結構的剖視平面上，從所述第一導電類型外延層指向第一導電類型重摻雜襯底的深度方向上若干個第一導電類型注入區相連構成第一導電類型柱，若干個第二導電類型注入區相連構成第二導電類型柱，第一導電類型柱和第二導電類型柱交替平行分布，共同構成了超結結構；第一導電類型注入區的寬度為X，第二導電類型注入區的寬度為Y，器件單元體的寬度為L，且2Y+X<L；本實用新型通過改變掩膜板的寬度，進而使N型注入區和P型注入區相距一定寬度，能有效解決小尺寸超結器件N型柱和P型柱之間擴散復合問題，提升N型外延層的雜質注入濃度，進而提升器件導通電阻RSP。

技術領域

本實用新型涉及一種超結器件導通電阻的外延結構，尤其是一種能降低超結器件導通電阻的外延結構，屬于MOSFET技術領域。

背景技術

目前，在超結-superjunction設計制造領域，為了追求越來越低的導通電阻-RSP，器件單元的尺寸-cellpitch在不斷被縮小，在pitch較大的時候(例如16um)，pitch的縮小的確能帶來越來越低的RSP，但是當cellpitch進一步縮小后(比如低于8um)，cellpitch的減小并不能帶來更低的RSP，甚至會引起RSP的增加，這是因為器件尺寸縮小到一定程度后，superjunction的每一層EPI的P/N注入在經過熱退火后，相鄰的P/N之間的擴散復合會使得EPI最終摻雜濃度降低，所以導致器件導通電阻上升，即RSP增大。常規layout設計基本都是長完EPI后做P注入和N注入都是相鄰的，即P注入寬度加上N注入寬度等于器件的cellpitch，如下圖1和圖2是常規layout設計對應的工藝注入示意圖，在圖1中，通過第一掩膜板6的遮擋，在沒有第一掩膜板6的區域進行phos注入形成N柱(N-column)，在圖2中，通過第二掩膜板7的遮擋，在沒有第二掩膜板7的區域進行boron注入形成P柱(P-column)，第一掩膜板6的寬度為A，第二掩膜板7的寬度為B，器件單元的尺寸-cellpitch的寬度為L，在版圖設計上2A+B＝L，這樣的設計使得相鄰的P柱和N柱之間的擴散復合會使得EPI最終摻雜濃度降低，導致器件導通電阻上升。

發明內容

本實用新型的目的在于克服現有超結器件缺點的基礎上，提出一種能降低超結器件導通電阻的外延結構及制作方法，本實用新型通過改變掩膜板的寬度，進而使N型注入區和P型注入區相距一定寬度，能有效解決小尺寸超結器件N型柱和P型柱之間擴散復合問題，提升N型外延層的雜質注入濃度，進而提升器件導通電阻RSP。

為實現以上技術目的，本實用新型的技術方案是：在外延結構的俯視平面上，包含元胞區，所述元胞區包括若干個器件單元體制作區；在外延結構的剖視平面上，所述器件單元體包括第一導電類型重摻雜襯底及位于所述第一導電類型重摻雜襯底上的第一導電類型外延層，其特征在于，從所述第一導電類型外延層指向第一導電類型重摻雜襯底的深度方向上設有若干個第一導電類型注入區和若干個第二導電類型注入區，所述若干個第一導電類型注入區相連構成第一導電類型柱，所述若干個第二導電類型注入區相連構成第二導電類型柱，所述第一導電類型柱和第二導電類型柱交替平行分布，共同構成了超結結構；所述第一導電類型注入區的寬度為X，所述第二導電類型注入區的寬度為Y，所述器件單元體的寬度為L，且2Y+X&lt;L。

進一步地，在高溫退結前，所述第一導電類型柱和第二導電類型柱不相鄰，且第一導電類型柱和第二導電類型柱交替分布的間距相同。

進一步地，所述第一導電類型注入區內填充有第一導電類型雜質，第二導電類型注入區內填充有第二導電類型雜質。

進一步地，可選的在第一導電類型重摻雜襯底和第一導電類型外延層間加入一層第一導電類型緩沖層。

進一步地，對于N型超結器件，所述第一導電類型為N型導電，所述第二導電類型為P型導電；對于P型超結器件，所述第一導電類型為P型導電，所述第二導電類型為N型導電。