[實(shí)用新型]高壓基準(zhǔn)電壓源有效
| 申請?zhí)枺?/td> | 201721659455.X | 申請日： | 2017-12-04 |
| 公開（公告）號(hào)： | CN207924558U | 公開（公告）日： | 2018-09-28 |
| 發(fā)明（設(shè)計(jì)）人： | 羅妃艷 | 申請（專利權(quán)）人： | 深圳市中廣芯源科技有限公司 |
| 主分類號(hào)： | G05F3/26 | 分類號(hào)： | G05F3/26 |
| 代理公司： | 北京匯信合知識(shí)產(chǎn)權(quán)代理有限公司 11335 | 代理人： | 夏靜潔 |
| 地址： | 518104 廣東省深圳市寶安區(qū)沙*** | 國省代碼： | 廣東;44 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 高壓帶隙基準(zhǔn) 高壓啟動(dòng)電路 本實(shí)用新型 電流源電路 電壓檢測 分壓結(jié)構(gòu) 高壓基準(zhǔn) 核心電路 電壓源 電阻 高壓PMOS管 高壓電源 基準(zhǔn)電流 基準(zhǔn)電壓 啟動(dòng)電阻 輸出電阻 輸入供電 依次串聯(lián) 漏電流 減小 矯正 匹配 電路 節(jié)約 | ||
1.一種高壓基準(zhǔn)電壓源，其特征在于，包括：高壓啟動(dòng)電路、高壓帶隙基準(zhǔn)核心電路、電壓檢測分壓結(jié)構(gòu)和電流源電路；
所述高壓啟動(dòng)電路包括高壓PMOS管第八晶體管(M8)、第九晶體管(M9)、第十晶體管(M10)和一啟動(dòng)電阻(R2)，所述第八晶體管(M8)、所述第九晶體管(M9)和所述第十晶體管(M10)的源極和襯底均與供電電壓端相連，所述第八晶體管(M8)的漏極與所述啟動(dòng)電阻(R2)的一端相連，所述第八晶體管(M8)的柵極、所述第九晶體管(M9)的柵極與所述第九晶體管(M9)的漏極和所述第十晶體管(M10)的漏極相連；
所述電流源電路包括PMOS管第十一晶體管(M11)、第十二晶體管(M12)和NMOS管第十六晶體管(M16)、第十七晶體管(M17)、第十八晶體管(M18)、第十九晶體管(M19)，所述第十一晶體管(M11)的源極和襯底、所述第十二晶體管(M12)的源極和襯底均與所述供電電壓端相連，所述第十一晶體管(M11)和所述第十二晶體管(M12)的柵極均與所述第十晶體管(M10)的柵極相連；
所述高壓帶隙基準(zhǔn)核心電路包括PMOS管組、NMOS管組、基準(zhǔn)電流設(shè)置電阻(R1)、PNP型的三極管A(Q1)、三極管B(Q2)、三極管C(Q3)、第三電阻(R3)和NMOS管第十五晶體管(M15)，所述PMOS管組由PMOS管第一晶體管(M1)、第二晶體管(M2)、第三晶體管(M3)、第四PMOS管(M4)、第十三晶體管(M13)和第十四晶體管(M14)組成，所述NMOS管組由第四NMOS管(M4a)、第五晶體管(M5)、第六晶體管(M6)和第七晶體管(M7)四個(gè)NMOS管組成，所述第一晶體管(M1)和所述第二晶體管(M2)的源極和襯底、以及所述第三晶體管(M3)和所述第四PMOS管(M4)的襯底均與所述供電電壓端相連，所述第一晶體管(M1)的柵極和漏極、所述第二晶體管(M2)的柵極、所述第三晶體管(M3)的源極均與所述第十晶體管(M10)的柵極相連，所述第二晶體管(M2)的漏極與所述第四PMOS管(M4)的源極相連，所述第三晶體管(M3)的柵極和漏極、所述第四PMOS管(M4)的柵極和所述第四NMOS管(M4a)的漏極相連，所述第四NMOS管(M4a)的柵極、所述第五晶體管(M5)的柵極和漏極、所述第四PMOS管(M4)的漏極均與所述啟動(dòng)電阻(R2)的另一端相連，所述第四NMOS管(M4a)的源極與所述第六晶體管(M6)的漏極相連，所述第五晶體管(M5)的源極、所述第六晶體管(M6)的柵極、所述第七晶體管(M7)的柵極和漏極之間相連，所述基準(zhǔn)電流設(shè)置電阻(R1)的兩端分別與所述第六晶體管(M6)的源極和所述三極管A(Q1)的發(fā)射極相連，所述第七晶體管(M7)的源極與所述三極管B(Q2)的發(fā)射極相連，所述第四NMOS管(M4a)、所述第五晶體管(M5)、所述第六晶體管(M6)、所述第七晶體管(M7)的襯底和所述三極管A(Q1)、所述三極管B(Q2)的基極和集電極均與接地端相連，所述第十四晶體管(M14)的源極與所述第十一晶體管(M11)的漏極相連，所述第十三晶體管(M13)的源極與所述第十二晶體管(M12)的漏極相連，所述第十三晶體管(M13)和所述第十四晶體管(M14)的襯底均與所述供電電壓端相連，所述第十三晶體管(M13)、所述第十四晶體管(M14)的柵極均與所述第四PMOS管(M4)的柵極相連，所述第十四晶體管(M14)的漏極與所述第十五晶體管(M15)的漏極和柵極相連，所述第十五晶體管(M15)的襯底與接地端相連，所述第十五晶體管(M15)的源極與所述第三電阻(R3)串聯(lián)連接，所述第三電阻(R3)與所述三極管C(Q3)的發(fā)射極相連，所述三極管C(Q3)的基極和集電極均與接地端相連，所述第十五晶體管(M15)的源極與所述第三電阻(R3)之間的連接端作為恒溫基準(zhǔn)電壓源端；
所述電流源電路的NMOS管中，所述第十七晶體管(M17)的柵極、所述第十六晶體管(M16)的漏極和柵極均與所述第十三晶體管(M13)的漏極相連，所述第十六晶體管(M16)的源極、所述第十八晶體管(M18)的漏極、所述第十八晶體管(M18)的柵極和所述第十九晶體管(M19)的柵極之間相連，所述第十七晶體管(M17)的源極與所述第十九晶體管(M19)的漏極相連，所述第十六晶體管(M16)、所述第十七晶體管(M17)、所述第十八晶體管(M18)、所述第十九晶體管(M19)的襯底和所述第十八晶體管(M18)、所述第十九晶體管(M19)的源極均與接地端相連，所述第十七晶體管(M17)的漏極作為電壓輸出端；
所述電壓檢測分壓結(jié)構(gòu)包括輸出電阻依次串聯(lián)連接的第四電阻(R4)、第五電阻(R5)、第六電阻(R6)、第七電阻(R7)、第八電阻(R8)和第九電阻(R9)，所述第四電阻(R4)的另一端與所述第十晶體管(M10)的漏極相連，所述第九電阻(R9)的另一端與接地端相連，所述第四電阻(R4)和所述第五電阻(R5)的連接點(diǎn)(V1)、所述第五電阻(R5)和所述第六電阻(R6)的連接點(diǎn)(V2)、所述第六電阻(R6)和所述第七電阻(R7)的連接點(diǎn)(V3)、所述第七電阻(R7)和所述第八電阻(R8)的連接點(diǎn)(V4)、所述第八電阻(R8)和所述第九電阻(R9)的連接點(diǎn)(V5)分別作為分壓輸出電壓端。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于深圳市中廣芯源科技有限公司，未經(jīng)深圳市中廣芯源科技有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201721659455.X/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
