[實用新型]NMOS器件有效
| 申請號： | 201721648197.5 | 申請日： | 2017-11-30 |
| 公開（公告）號： | CN208970514U | 公開（公告）日： | 2019-06-11 |
| 發明（設計）人： | 尹曉雪 | 申請（專利權）人： | 西安科銳盛創新科技有限公司 |
| 主分類號： | H01L29/78 | 分類號： | H01L29/78;H01L29/06;H01L21/02 |
| 代理公司： | 西安嘉思特知識產權代理事務所(普通合伙) 61230 | 代理人： | 黃晶晶 |
| 地址： | 710065 陜西省西安市高新區高新路86號*** | 國省代碼： | 陜西;61 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 上表面 襯底 漏區 本實用新型 源區 兩側位置 源區電極 電極 遷移率 晶化 | ||
【權利要求書】：
1.一種NMOS器件(100)，其特征在于，包括：
Si襯底(101)；
SiGe虛襯底(102)，設置于所述Si襯底(101)上表面；
P型SiGe層(103)，設置于所述SiGe虛襯底(102)上表面；
柵極(104)，設置于所述P型SiGe層(103)上表面中間位置處；
源區(105)與漏區(106)，設置于所述P型SiGe層(103)上部并分別位于所述柵極(104)兩側位置處；
源區電極(107)、漏區電極(108)，分別設置于所述源區(105)上表面中間位置處與所述漏區(106)上表面中間位置處；
介質層(109)，設置于所述源區(105)上表面并位于所述源區電極(107)兩側位置處、所述漏區(106)上表面并位于所述漏區電極(108)兩側位置處及所述柵極(104)上表面；
鈍化層(110)，設置于所述源區電極(107)、所述漏區電極(108)及所述介質層(109)上表面。
2.根據權利要求1所述的NMOS器件(100)，其特征在于，所述Si襯底(101)為厚度為2μm的單晶硅。
3.根據權利要求1所述的NMOS器件(100)，其特征在于，所述SiGe虛襯底(102)的厚度為450～500nm。
4.根據權利要求1所述的NMOS器件(100)，其特征在于，P型SiGe層(103)的厚度為900～950nm。
下載完整專利技術內容需要扣除積分，VIP會員可以免費下載。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于西安科銳盛創新科技有限公司，未經西安科銳盛創新科技有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201721648197.5/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：像素結構和精細金屬掩模板組
- 下一篇：雙氧化層PERC電池
- 同類專利
- 專利分類
