[實用新型]NMOS器件

有效

• 申請號: 201721648197.5
• 申請日: 2017-11-30
• 公開（公告）號: CN208970514U
• 公開（公告）日: 2019-06-11
• 發明（設計）人: 尹曉雪
• 申請（專利權）人: 西安科銳盛創新科技有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/02
• 代理公司: 西安嘉思特知識產權代理事務所(普通合伙) 61230
• 代理人: 黃晶晶

本實用新型涉及一種NMOS器件，所述NMOS器件100包括：Si襯底101；SiGe虛襯底102，設置于所述Si襯底101上表面；P型SiGe層103，設置于所述晶化SiGe層102上表面；柵極104，設置于所述N型應變Ge層103上表面中間位置處；源區105與漏區106，設置于所述N型應變Ge層103上部并分別位于所述柵極104兩側位置處；源區電極107、漏區電極108，分別設置于所述源區105上表面中間位置處與所述漏區106上表面中間位置處。本實用新型提供的NMOS器件，其遷移率比傳統NMOS高，工作速度快，性能提高。

技術領域

本實用新型屬于集成電路技術領域，特別涉及一種NMOS器件。

背景技術

傳統的Si基器件，以其低功耗、低噪聲、高集成度、可靠性好等優點在集成電路(IC,Integrated Circuit)領域占據著重要的地位。微電子技術的發展一直沿著在兩個方向進行，一是不斷縮小芯片的特征尺寸，在20世紀80年代末90年代初，芯片特征尺寸縮小到1μm以下，90年代末達到0.18μm，目前45nm集成電路已進入大規模的生產時期，在單個芯片上可集成約幾十億個晶體管。這不僅提高了集成度，同時也使其速度、功耗、可靠性等大大地改善。

隨著器件特征尺寸的不斷縮小，電路的速度不斷增快，靜態漏電、功耗密度也在增大、遷移率退化等物理極限使器件性能不斷惡化，IC芯片逐漸趨近其物理與工藝極限，傳統Si基器件和集成電路逐漸顯示出其缺陷和不足，使得Si基集成電路技術難以再按照摩爾定律繼續發展下去。Si基微電子器件已經不能滿足集成電路的的快速發展，這就需要有其他材料的理論與技術的突破，于是采用新的溝道材料、新的工藝技術和新的集成方式勢在必行。目前一個新的發展趨勢就是將現有成熟的微電子和光電子技術結合，充分發揮硅基微電子先進成熟的工藝技術、高密度集成、價格低廉以及光子極高的傳輸速率、高抗干擾性和低功耗的優勢，實現硅基光電集成；另一個趨勢就是使用高遷移率材料作為MOSFET器件的溝道以提升器件速度。近年來，壓應變Ge材料由于同時具備這兩種優勢而得到了重點研究。

鍺(Ge)材料的空穴遷移率為1900cm2/V·s約為Si材料的4倍，由于Ge材料具有較高的空穴遷移率，因此將Ge作為溝道是提高NMOS性能的重要方法。NMOS器件的性能是當前的CMOS電路性能提升的關鍵，原因在于相同寬長比的條件下，NMOS的驅動電流往往比NMOS小很多。一般是增大NMOS器件的寬長比來實現驅動電流的匹配，但這樣會使電路的速度和集成度都受到一定影響，降低電路的整體性能。為了解決這個問題，最有效的辦法就是提高NMOS器件中溝道材料的空穴遷移率。應變鍺技術可使載流子的遷移率增加，即保持器件的尺寸的前提下提升器件的性能。

材料是器件制作的重要前提，因此高質量的應變Ge材料是制備應變Ge NMOS的關鍵。由于Ge材料機械強度差，并且Ge材料與Si材料的晶格失配率較大，因此選取Si作為襯底，在此襯底上生長一層高Ge組分的SiGe虛襯底，作為應變Ge材料生長的襯底。SiGe層和Si襯底之間的晶格失配度隨著Ge組分的增加而增大，所以在Si襯底上直接外延生長高Ge組分SiGe材料比較困難，因此制備高質量的高Ge組分SiGe材料是整個制備過程中的關鍵。

但是，由于Si與高Ge組分SiGe之間晶格失配位錯大，界面位錯缺陷在外延層逐漸增厚的過程中，會從高Ge組分SiGe/Si界面開始一直縱向延伸至高Ge組分SiGe表面(高Ge組分SiGe/Si界面處位錯密度最高)，進而導致高Ge組分SiGe/Si外延層晶體質量降低，從而難以制備出性能優良的NMOS器件。

因此，如何制備一種性能優良的NMOS器件就變得極其重要。

實用新型內容

為解決現有技術存在的技術缺陷和不足，本實用新型提供了一種NMOS器件，該NMOS器件(100)包括：

Si襯底(101)；

SiGe虛襯底(102)，設置于所述Si襯底(101)上表面；