[實用新型]一種能降低模塊開閉電壓脈沖峰值的MOS芯片并聯(lián)DBC布線電路

有效

• 申請?zhí)枺?/td>: 201721606459.1
• 申請日: 2017-11-27
• 公開（公告）號: CN207409481U
• 公開（公告）日: 2018-05-25
• 發(fā)明（設計）人: 周文定
• 申請（專利權）人: 成都賽力康電氣有限公司
• 主分類號: H01L25/07
• 分類號: H01L25/07;H01L23/538;H03K19/003
• 代理公司: 成都弘毅天承知識產權代理有限公司 51230
• 代理人: 徐金瓊;劉東

本實用新型公開了一種能降低模塊開閉電壓脈沖峰值的MOS芯片并聯(lián)DBC布線電路，包括基板，所述基板上設置四個以上MOS芯片并聯(lián)，所述相鄰兩個MOS芯片為一組，每組MOS芯片柵極兩兩相連后再與外部電路相連接，所述每組MOS芯片源極兩兩相連后通過外部電路與輸出大電流回路中源極總線連接。本方案能有效地降低模塊開啟和關閉過程中，源極和柵極之間產生的尖峰脈沖，保證MOS并聯(lián)模塊的正常工作，實現(xiàn)控制端的均衡化，同時在高頻開關的使用過程中，降低大電流輸出端的電感性負載對柵極和源極的影響，通過外部電路將MOS芯片小電流源極與輸出大電流源極進行連接，避免小電流源極和大電流源極直接連接，將大電流和小電流隔離開，防止大電流和小電流互相影響。

技術領域

本實用新型涉及MOS芯片并聯(lián)集成電路領域，尤其涉及一種能降低模塊開閉電壓脈沖峰值的MOS芯片并聯(lián)DBC布線電路

背景技術

隨著電子電力技術的發(fā)展，MOS芯片以其高頻性能好、開關損耗小、輸出阻抗高、驅動功率小等優(yōu)點被越來越廣泛的應用，在大功率產品的實際應用中，單個MOS芯片往往達不到需要的大電流，此時，需要將多個MOS芯片并聯(lián)起來，這樣很大的電流由多個MOS管來分擔，單個MOS芯片承擔的電流就比較小，確保芯片的安全穩(wěn)定的工作。

對比專利“201320633169.1”MOS芯片并聯(lián)均流集成開關及其封裝模塊，此專利通過將多個MOS芯片并聯(lián)，對應MOS芯片的柵極均并聯(lián)有可感應對應MOS芯片工作溫度的熱敏電阻，解決單個MOS管參數(shù)差異和布線差異，使到各芯片工作電流不均衡，而導致MOS芯片燒毀，且多芯片并聯(lián)連接麻煩，線路間干擾性大，散熱不良而導致整個應用系統(tǒng)結構復雜可靠性低的問題。

但未解決MOS芯片并聯(lián)源極和柵極開啟和關閉時會產生電壓尖峰脈沖，進而影響電路正常工作的問題。對于多個MOS芯片并聯(lián)電路中，大電流和分擔的小電流會發(fā)生變化，大電流輸出端的電感性負載對源極和柵極影響，進而影響整個電路，同時，MOS芯片源極和柵極開啟和關閉時會產生電壓尖峰脈沖，影響電路的正常工作。

發(fā)明內容

本實用新型的目的在于：為解決多個MOS芯片并聯(lián)電路模塊源極和柵極開閉時產生電壓尖峰脈沖的問題，以及減小大電流輸出端電感性負載對源極和柵極的影響，提供一種能降低模塊開閉電壓脈沖峰值的MOS芯片并聯(lián)DBC布線電路。

本實用新型采用的技術方案如下：

一種能降低模塊開閉電壓脈沖峰值的MOS芯片并聯(lián)DBC布線電路，包括基板，所述基板上設置四個以上MOS芯片并聯(lián)，所述相鄰兩個MOS芯片為一組，每組MOS芯片柵極兩兩相連后再與外部電路相連接，所述每組MOS芯片源極兩兩相連后通過外部電路與輸出大電流回路中源極總線連接。

本方案中，通過將相鄰MOS芯片柵極兩兩相連后再與外部電路連接，同時將相鄰MOS芯片源極兩兩相連后再通過外部電路與輸出大電流回路中源極總線連接。

在模塊內部電路中，可以有效地降低模塊開啟和關閉過程中，源極和柵極之間產生的尖峰脈沖，保證MOS并聯(lián)模塊的正常工作，實現(xiàn)控制端的均衡化。

同時降低了MOS芯片在高頻開關的使用過程中，大電流輸出端的電感性負載(電機等)對柵極和源極的影響。

通過外部電路將MOS芯片小電流源極與輸出大電流源極進行連接，避免直接將控制小電流源極和輸出大電流源極連接，將大電流和小電流隔離開，防止大電流和小電流互相影響。

進一步的，所述每個MOS芯片漏極分別與輸出大電流回路中漏極總線連接。

進一步的，所述DBC板表面設有絕緣油墨層。

綜上所述，由于采用了上述技術方案，本實用新型的有益效果是：

1、本實用新型中，通過將相鄰MOS芯片柵極兩兩相連后再與外部電路連接，同時將相鄰MOS芯片源極兩兩相連后再通過外部電路與輸出大電流回路中源極總線連接。