[實(shí)用新型]半導(dǎo)體封裝結(jié)構(gòu)有效
| 申請?zhí)枺?/td> | 201721575823.2 | 申請日: | 2017-11-22 |
| 公開(公告)號: | CN207398121U | 公開(公告)日: | 2018-05-22 |
| 發(fā)明(設(shè)計)人: | 華良 | 申請(專利權(quán))人: | 杭州友旺科技有限公司 |
| 主分類號: | H01L23/31 | 分類號: | H01L23/31;H01L23/498;H01L23/49 |
| 代理公司: | 北京成創(chuàng)同維知識產(chǎn)權(quán)代理有限公司 11449 | 代理人: | 蔡純;范芳茗 |
| 地址: | 310053 浙江省杭*** | 國省代碼: | 浙江;33 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 半導(dǎo)體 封裝 結(jié)構(gòu) | ||
公開了一種半導(dǎo)體封裝結(jié)構(gòu),其包括:底板,包括芯片基島;多個管腳,分別與所述芯片基島鍵合;以及封裝體,覆蓋所述芯片基島,其中,所述多個管腳包括自一側(cè)依次排列的第一管腳以及第二管腳至第N管腳,N為大于2的整數(shù),所述第一管腳與所述第二管腳之間的距離大于所述第二管腳至所述第N管腳中相鄰管腳之間的距離。根據(jù)本實(shí)用新型的半導(dǎo)體封裝結(jié)構(gòu),通過增加管腳間距,且使若干個管腳依次錯位排列,顯著提高功率端或高壓端與相鄰管腳間的爬電電壓,解決功率器件因爬電問題導(dǎo)致的失效。
技術(shù)領(lǐng)域
本實(shí)用新型涉及半導(dǎo)體封裝領(lǐng)域,更具體地涉及一種半導(dǎo)體封裝結(jié)構(gòu)。
背景技術(shù)
近年來,隨著功率電子領(lǐng)域需求的提高,能實(shí)現(xiàn)轉(zhuǎn)換和控制電能流動的半導(dǎo)體功率器件正被廣泛地研究和開發(fā),尤其是需要實(shí)現(xiàn)功率開關(guān)的器件,例如能夠控制大功率和實(shí)現(xiàn)高性能的功率金屬-氧化物半導(dǎo)體場效應(yīng)晶體管(Metal-Oxide-SemiconductorField-Effect Transistor,MOSFET)、功率雙極性晶體管(Bipolar Junction Transistor,BJT)、絕緣柵雙極性晶體管(Insulated Gate Bipolar Transistor,IGBT)等。
半導(dǎo)體功率器件要進(jìn)行變頻、變壓、變流、功率管理等各種功率處理任務(wù),需要具有處理高電壓、大電流能力。
在電氣領(lǐng)域中,兩相鄰導(dǎo)體或一個導(dǎo)體與相鄰電機(jī)殼表面的沿絕緣表面測量的最短距離,在不同的使用情況下,由于導(dǎo)體周圍的絕緣材料被電極化,導(dǎo)致絕緣材料呈現(xiàn)帶電現(xiàn)象,此帶電區(qū)的半徑即為爬電距離。
現(xiàn)有技術(shù)中的半導(dǎo)體功率器件封裝,各管腳間距相等,即使采用前后腳錯位布置,也僅僅是提高了印刷電路板(Printed Circuit Board,PCB)焊盤的爬電距離,未能解決器件本身管腳間爬電距離不夠的情況,使產(chǎn)品存在可靠性問題。
實(shí)用新型內(nèi)容
有鑒于此,本實(shí)用新型的目的在于提供一種半導(dǎo)體封裝結(jié)構(gòu),以增加封裝結(jié)構(gòu)的管腳間的爬電距離。
根據(jù)本實(shí)用新型提供的一種半導(dǎo)體封裝結(jié)構(gòu),包括:底板,包括芯片基島;多個管腳,分別與所述芯片基島鍵合;以及封裝體,覆蓋所述芯片基島,其中,所述多個管腳包括自一側(cè)依次排列的第一管腳以及第二管腳至第N管腳,N為大于2的整數(shù),所述第一管腳與所述第二管腳之間的距離大于所述第二管腳至所述第N管腳中相鄰管腳之間的距離。
優(yōu)選地,所述第一管腳為所述半導(dǎo)體封裝結(jié)構(gòu)的功率端管腳或高壓端管腳。
優(yōu)選地,所述第二管腳至所述第N管腳中相鄰管腳之間的距離相同。
優(yōu)選地,所述第一管腳與所述第二管腳之間的距離為所述第二管腳至所述第N管腳中相鄰管腳之間的距離的兩倍。
優(yōu)選地,所述多個管腳依次錯位排列。
優(yōu)選地,所述多個管腳中的第奇數(shù)管腳位于第一平面,第偶數(shù)管腳位于與所述第一平面高度不同的第二平面。
優(yōu)選地,所述多個管腳中的每個包括:鍵合區(qū),與所述芯片基島鍵合。
優(yōu)選地,所述封裝體還覆蓋所述多個管腳的鍵合區(qū)。
優(yōu)選地,所述多個管腳中的每個還包括:暴露區(qū),暴露于所述封裝體外。
優(yōu)選地,所述多個管腳的暴露區(qū)的端部平齊。
優(yōu)選地,所述底板上還包括安裝孔,所述安裝孔暴露于所述封裝體外。
根據(jù)本實(shí)用新型的半導(dǎo)體封裝結(jié)構(gòu),通過增加管腳間距,且使若干個管腳依次錯位排列,顯著提高功率端或高壓端與相鄰管腳間的爬電電壓,解決功率器件因爬電問題導(dǎo)致的失效。
附圖說明
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于杭州友旺科技有限公司,未經(jīng)杭州友旺科技有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201721575823.2/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 上一篇:工業(yè)總線式柔性化智能操作站
- 下一篇:一種LED洗墻燈
- 卡片結(jié)構(gòu)、插座結(jié)構(gòu)及其組合結(jié)構(gòu)
- 鋼結(jié)構(gòu)平臺結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 單元結(jié)構(gòu)、結(jié)構(gòu)部件和夾層結(jié)構(gòu)
- 鋼結(jié)構(gòu)扶梯結(jié)構(gòu)
- 鋼結(jié)構(gòu)隔墻結(jié)構(gòu)
- 鋼結(jié)構(gòu)連接結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機(jī)械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機(jī)械結(jié)構(gòu)和光學(xué)結(jié)構(gòu)





