[實(shí)用新型]電子器件、SRAM單元和SRAM陣列

有效

• 申請(qǐng)?zhí)枺?/td>: 201721531527.2
• 申請(qǐng)日: 2017-11-16
• 公開（公告）號(hào): CN207602229U
• 公開（公告）日: 2018-07-10
• 發(fā)明（設(shè)計(jì)）人: H·拉瓦特;A·帕沙克
• 申請(qǐng)（專利權(quán)）人: 意法半導(dǎo)體國(guó)際有限公司
• 主分類號(hào): G11C11/417
• 分類號(hào): G11C11/417
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 王茂華;呂世磊

本文中公開了一種電子器件、SRAM單元和SRAM陣列。該電子器件包括位線和互補(bǔ)位線、交叉耦合的第一反相器和第二反相器、耦合在互補(bǔ)位線與第一反相器之間的第一傳輸門、以及耦合在位線與第二反相器之間的第二傳輸門。電子器件還包括交叉耦合的第三反相器和第四反相器、耦合在互補(bǔ)位線與第三反相器之間的第三傳輸門、以及耦合在位線與第四反相器之間的第四傳輸門。第一、第二和第四反相器在電源節(jié)點(diǎn)與參考節(jié)點(diǎn)之間被供電，并且第三反相器在浮置節(jié)點(diǎn)與參考節(jié)點(diǎn)之間被供電。第一傳輸門和第三傳輸門并聯(lián)耦合。

技術(shù)領(lǐng)域

本公開涉及靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)陣列的領(lǐng)域，并且更具體地涉及SRAM陣列中的寫入復(fù)制路徑，以使用小于SRAM陣列的最小操作電壓的電源電壓來跟蹤寫入操作的持續(xù)時(shí)間。

背景技術(shù)

在靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)陣列中，使用寫入復(fù)制路徑來跟蹤SRAM陣列中的實(shí)際寫入時(shí)間的持續(xù)時(shí)間。這個(gè)跟蹤用于生成用于在操作和訪問SRAM陣列時(shí)使用的控制信號(hào)。期望這個(gè)持續(xù)時(shí)間跟蹤盡可能一致和不變，以提供合適的SRAM性能。

這在其中器件操作電壓小于SRAM陣列所需的操作電壓的低電壓應(yīng)用中尤其重要。在這些情況下，傳統(tǒng)的寫入復(fù)制路徑是不可操作的。因此，這種技術(shù)的進(jìn)一步發(fā)展是必要的。

實(shí)用新型內(nèi)容

提供本“實(shí)用新型內(nèi)容”以介紹下面在“具體實(shí)施方式”中進(jìn)一步描述的概念的選擇。本“實(shí)用新型內(nèi)容”并非旨在標(biāo)識(shí)所要求保護(hù)的主題的關(guān)鍵或基本特征，也不旨在用于幫助限制所要求保護(hù)的主題的范圍。

本公開的目的是提供一種電子器件、SRAM單元和SRAM陣列，以至少部分地解決現(xiàn)有技術(shù)中存在的上述問題。

本文中公開了一種電子器件，其包括位線和互補(bǔ)位線、交叉耦合的第一反相器和第二反相器、耦合在互補(bǔ)位線與第一反相器之間的第一傳輸門、和耦合在位線與第二反相器之間的第二傳輸門。電子器件還包括交叉耦合的第三反相器和第四反相器、耦合在互補(bǔ)位線與第三反相器之間的第三傳輸門、和耦合在位線與第四反相器之間的第四傳輸門。第一、第二和第四反相器在電源節(jié)點(diǎn)與參考節(jié)點(diǎn)之間被供電，并且第三反相器在浮置節(jié)點(diǎn)與參考節(jié)點(diǎn)之間被供電。第一傳輸門和第三傳輸門并聯(lián)耦合。

本文中還公開了一種SRAM單元，其包括第一PMOS晶體管，第一PMOS晶體管具有耦合到電源節(jié)點(diǎn)的源極、耦合到第一節(jié)點(diǎn)的漏極和耦合到第二節(jié)點(diǎn)的柵極。第一NMOS晶體管具有耦合到第一節(jié)點(diǎn)的漏極、耦合到參考節(jié)點(diǎn)的源極和耦合到第二節(jié)點(diǎn)的柵極。第二 PMOS晶體管具有耦合到電源節(jié)點(diǎn)的源極、耦合到第二節(jié)點(diǎn)的漏極和耦合到第一節(jié)點(diǎn)的柵極。第二NMOS晶體管具有耦合到第二節(jié)點(diǎn)的漏極、耦合到參考節(jié)點(diǎn)的源極和耦合到第一節(jié)點(diǎn)的柵極。第三PMOS 晶體管具有耦合到浮置節(jié)點(diǎn)的源極、耦合到第一節(jié)點(diǎn)的漏極和耦合到第二節(jié)點(diǎn)的柵極。第三NMOS晶體管具有耦合到第一節(jié)點(diǎn)的漏極、耦合到參考節(jié)點(diǎn)的源極和耦合到第二節(jié)點(diǎn)的柵極。第四PMOS晶體管具有耦合到電源節(jié)點(diǎn)的源極、耦合到第二節(jié)點(diǎn)的漏極和耦合到第一節(jié)點(diǎn)的柵極。第四NMOS晶體管具有耦合到第二節(jié)點(diǎn)的漏極、耦合到參考節(jié)點(diǎn)的源極和耦合到第一節(jié)點(diǎn)的柵極。

本文中還公開了一種SRAM陣列，其包括SRAM存儲(chǔ)器單元的陣列，在SRAM存儲(chǔ)器單元的陣列的外圍具有虛設(shè)列。虛設(shè)列至少包括位線和互補(bǔ)位線、交叉耦合的第一反相器和第二反相器、耦合在互補(bǔ)位線與第一反相器之間的第一傳輸門、和耦合在位線與第二反相器之間的第二傳輸門。虛設(shè)列還包括交叉耦合的第三反相器和第四反相器、耦合在互補(bǔ)位線與第三反相器之間的第三傳輸門、和耦合在位線與第四反相器之間的第四傳輸門。第一、第二和第四反相器在電源節(jié)點(diǎn)與參考節(jié)點(diǎn)之間被供電，并且第三反相器在浮置節(jié)點(diǎn)與參考節(jié)點(diǎn)之間被供電。第一傳輸門和第三傳輸門并聯(lián)耦合。第一、第二、第三和第四傳輸門根據(jù)字線信號(hào)被選擇性地?cái)嚅_和閉合，使得當(dāng)?shù)谝缓偷谌齻鬏旈T閉合以將第一和第三反相器的輸出耦合到互補(bǔ)位線時(shí)，由于第三反相器在浮置節(jié)點(diǎn)與參考節(jié)點(diǎn)之間被供電，所以第一和第三傳輸門能夠?qū)⒌谝缓偷谌聪嗥鞯妮敵隼恋碗娢?，從而使得第二和第四反相器的輸入被充電至高電位?/p>