[實用新型]電子器件、SRAM單元和SRAM陣列

有效

• 申請號: 201721531527.2
• 申請日: 2017-11-16
• 公開（公告）號: CN207602229U
• 公開（公告）日: 2018-07-10
• 發明（設計）人: H·拉瓦特;A·帕沙克
• 申請（專利權）人: 意法半導體國際有限公司
• 主分類號: G11C11/417
• 分類號: G11C11/417
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;呂世磊

1.一種電子器件，其特征在于，包括：

位線和互補位線；

交叉耦合的第一反相器和第二反相器；

第一傳輸門，耦合在所述互補位線與所述第一反相器之間；

第二傳輸門，耦合在所述位線與所述第二反相器之間；

交叉耦合的第三反相器和第四反相器；

第三傳輸門，耦合在所述互補位線與所述第三反相器之間；以及

第四傳輸門，耦合在所述位線與所述第四反相器之間；

其中所述第一反相器、所述第二反相器和所述第四反相器在電源節點與參考節點之間被供電，并且所述第三反相器在浮置節點與所述參考節點之間被供電；

其中所述第一傳輸門和所述第三傳輸門并聯耦合。

2.根據權利要求1所述的電子器件，其特征在于，所述位線耦合到所述電源節點；并且所述電子器件還包括被配置為將所述互補位線選擇性地耦合到接地的驅動器。

3.根據權利要求1所述的電子器件，其特征在于，所述第一傳輸門、所述第二傳輸門、所述第三傳輸門和所述第四傳輸門根據字線信號被選擇性地斷開和閉合，使得當所述第一傳輸門和所述第三傳輸門閉合以由此將所述第一反相器的輸出和所述第三反相器的輸出耦合到所述互補位線時，由于所述第三反相器在所述浮置節點與所述參考節點之間被供電，所以所述第一傳輸門和所述第三傳輸門能夠將所述第一反相器的輸出和所述第三反相器的輸出拉至低電位，從而使得所述第二反相器的輸入和所述第四反相器的輸入被充電至高電位。

4.根據權利要求3所述的電子器件，其特征在于，還包括耦合到所述第一反相器的輸入的復位節點，其中復位定時信號在所述第一反相器的輸入被充電至高電位時在所述復位節點上被生成。

5.根據權利要求1所述的電子器件，其特征在于，所述第二傳輸門和所述第四傳輸門并聯耦合。

6.根據權利要求1所述的電子器件，其特征在于，還包括：

交叉耦合的第五反相器和第六反相器；

耦合在所述互補位線與所述第五反相器之間的第五傳輸門；以及

耦合在所述位線與所述第六反相器之間的第六傳輸門；

其中所述第六反相器在所述電源節點與所述參考節點之間被供電，并且所述第五反相器在浮置節點與所述參考節點之間被供電；

其中所述第五傳輸門與所述第一傳輸門和所述第三傳輸門并聯耦合。

7.根據權利要求1所述的電子器件，其特征在于，

所述第一反相器包括：

第一PMOS晶體管，所述第一PMOS晶體管的源極耦合到所述電源節點，所述第一PMOS晶體管的漏極耦合到所述第一反相器的輸出，并且所述第一PMOS晶體管的柵極耦合到所述第一反相器的輸入節點；以及

第一NMOS晶體管，所述第一NMOS晶體管的漏極耦合到所述第一反相器的輸出，所述第一NMOS晶體管的源極耦合到所述參考節點，并且所述第一NMOS晶體管的柵極耦合到所述第一反相器的輸入節點；

所述第二反相器包括：

第二PMOS晶體管，所述第二PMOS晶體管的源極耦合到所述電源節點，所述第二PMOS晶體管的漏極耦合到所述第二反相器的輸出，并且所述第二PMOS晶體管的柵極耦合到所述第二反相器的輸入節點；以及

第二NMOS晶體管，所述第二NMOS晶體管的漏極耦合到所述第二反相器的輸出，所述第二NMOS晶體管的源極耦合到所述參考節點，并且所述第二NMOS晶體管的柵極耦合到所述第二反相器的輸入節點；

其中所述第一反相器的輸出耦合到所述第二反相器的輸入節點；

其中所述第二反相器的輸出耦合到所述第一反相器的輸入節點。