[實用新型]無地引腳D類功放集成電路的貼片封裝結構

有效

• 申請號: 201721414057.1
• 申請日: 2017-10-30
• 公開（公告）號: CN207818559U
• 公開（公告）日: 2018-09-04
• 發明（設計）人: 韋林軍;呂永康;程學農;孔美萍;陳蓉
• 申請（專利權）人: 無錫華潤矽科微電子有限公司
• 主分類號: H01L23/48
• 分類號: H01L23/48;H01L23/367
• 代理公司: 上海智信專利代理有限公司 31002
• 代理人: 王潔

本實用新型涉及一種無地引腳D類功放集成電路的貼片封裝結構，所述的貼片封裝結構包括芯片、封裝體和金屬散熱片，所述的芯片具有至少兩個接地端口，該至少兩個接地端口分別鍵合在所述的金屬散熱片中，所述的金屬散熱片與所述的芯片封裝于所述的封裝體中。采用本實用新型的無地引腳D類功放集成電路的貼片封裝結構，通過把信號地和功率地從封裝底部的金屬散熱片引出，使得集成電路的引腳不再有信號地和功率地引腳，進一步減少了封裝體的引腳數量，在降低封裝成本的同時，也節省了整機上的PCB面積，具有更廣泛的應用范圍。

技術領域

本實用新型涉及電路領域，尤其涉及集成電路領域，具體是指一種無地引腳D類功放集成電路的貼片封裝結構。

背景技術

目前的D類功放的封裝，是根據芯片PAD數量的要求，用引腳數更多的封裝形式進行組裝，都會將芯片的信號地(SGND)和功率地(PGND)通過銅絲或金絲鍵合到封裝外引腳引出。也就是說，信號地(SGND)和功率地(PGND)是通過封裝的外引腳引出的。

采用上述D類功放的封裝形式，具有封裝成本高、引腳間距小以及不易焊接的缺點，同時也增加了整機PCB板的焊接成本，而若用引腳較少的封裝結構進行封裝，則會存在引腳數不夠用的問題。

實用新型內容

本實用新型的目的是克服了上述現有技術的缺點，提供了一種能夠減少封裝引腳數的無地引腳D類功放集成電路的貼片封裝結構。

為了實現上述目的，本實用新型的無地引腳D類功放集成電路的貼片封裝結構具有如下構成：

該無地引腳D類功放集成電路的貼片封裝結構，其主要特點是，所述的貼片封裝結構包括芯片、封裝體和金屬散熱片，所述的芯片具有至少兩個接地端口，該至少兩個接地端口分別鍵合在所述的金屬散熱片中，所述的金屬散熱片與所述的芯片封裝于所述的封裝體中。

該無地引腳D類功放集成電路的貼片封裝結構的至少兩個接地端口分別鍵合在所述金屬散熱片的不同位置，用于減少該至少兩個接地端口之間的干擾。

該無地引腳D類功放集成電路的貼片封裝結構的芯片的至少兩個接地端口包括信號地端口和功率地端口。

該無地引腳D類功放集成電路的貼片封裝結構的信號地端口鍵合在所述的金屬散熱片的左邊，所述的功率地端口鍵合在所述的金屬散熱片的右邊。

該無地引腳D類功放集成電路的貼片封裝結構的金屬散熱片與PCB板的地相連接。

采用了該實用新型中的無地引腳D類功放集成電路的貼片封裝結構，通過把信號地和功率地從封裝底部的金屬散熱片引出，使得集成電路的引腳不再有信號地和功率地引腳，進一步減少了封裝體的引腳數量，在降低封裝成本的同時，也節省了整機上的PCB面積，具有更廣泛的應用范圍。

附圖說明

圖1為本實用新型的無地引腳D類功放集成電路的貼片封裝結構的打線圖。

圖2為本實用新型的無地引腳D類功放集成電路的貼片封裝結構的引腳排列圖。

圖3為本實用新型的無地引腳D類功放集成電路的貼片封裝結構的另一打線圖。

圖4為本實用新型的無地引腳D類功放集成電路的貼片封裝結構的另一引腳排列圖。

具體實施方式

為了能夠更清楚地描述本實用新型的技術內容，下面結合具體實施例來進行進一步的描述。

該無地引腳D類功放集成電路的貼片封裝結構，其主要特點是，所述的貼片封裝結構包括芯片、封裝體和金屬散熱片，所述的芯片具有至少兩個接地端口，該至少兩個接地端口分別鍵合在所述的金屬散熱片中，所述的金屬散熱片與所述的芯片封裝于所述的封裝體中，在一具體實施方式中，可將該鍵合有接地端口的金屬散熱片作為集成電路的接地端(GND)，以此減少集成電路的封裝引腳數量。