[實(shí)用新型]一種正裝結(jié)構(gòu)的LED芯片

有效

• 申請?zhí)枺?/td>: 201721381811.6
• 申請日: 2017-10-24
• 公開（公告）號: CN207338422U
• 公開（公告）日: 2018-05-08
• 發(fā)明（設(shè)計）人: 陳明輝;吳質(zhì)樸;何畏;陳強(qiáng)
• 申請（專利權(quán)）人: 江門市奧倫德光電有限公司
• 主分類號: H01L33/32
• 分類號: H01L33/32;H01L33/20;H01L33/12;H01L33/06;H01L33/00
• 代理公司: 廣州嘉權(quán)專利商標(biāo)事務(wù)所有限公司 44205
• 代理人: 梁嘉琦

本實(shí)用新型公開了一種正裝結(jié)構(gòu)的LED芯片，所述襯底上表面設(shè)置有外延層，所述外延層包括由下至上依次設(shè)置的緩沖層、N型GaN層、多量子阱層和P型GaN層，所述P型GaN上設(shè)置有ITO導(dǎo)電層，在ITO導(dǎo)電層上設(shè)置有導(dǎo)電金屬作為P電極；所述外延層通過刻蝕P型GaN層到達(dá)N型GaN層形成低臺階，所述低臺階上保留有一凸起的GaN小島，GaN小島上設(shè)置有N電極。本實(shí)用新型通過保留低臺階上的一個凸起的GaN小島，在不增加電極耗料的情況下，避免了N電極打線接觸高臺階PN結(jié)導(dǎo)致漏電的問題；同時小島高度跟臺階一樣高，再在此基礎(chǔ)上做電極，使得P電極和N電極可以采用同一技術(shù)制備，提高了焊線效率和良率，芯片可靠性大幅度提升。

技術(shù)領(lǐng)域

本發(fā)明涉及一種LED芯片制作技術(shù)領(lǐng)域，特別涉及一種正裝結(jié)構(gòu)的LED芯片。

背景技術(shù)

LED芯片主要分為三種結(jié)構(gòu)：倒裝結(jié)構(gòu)、正裝結(jié)構(gòu)和垂直結(jié)構(gòu)，如圖1所示，該LED芯片的P電極和N電極位于襯底的同一側(cè)平面上，屬于正裝結(jié)構(gòu)。正裝結(jié)構(gòu)LED芯片一般以藍(lán)寶石作為襯底，并依次在襯底上生長緩沖層、N型層、多量子阱和P型層，由于N型層被多量子阱和P型層覆蓋，所以需要去除覆蓋在N型層上的多量子阱和P型層，分別在露出的P型層和N型層上生長出相應(yīng)的P電極和N電極，這樣就形成了一個在高臺階的P型層，在低臺階的N型層。再分別給兩個臺階生長出P電極和N電極，通電正向?qū)ㄊ筁ED發(fā)光。

數(shù)碼管用的芯片總體各項(xiàng)良率要求高，絕不允許有死燈現(xiàn)象，在其焊線的過程中，如果N電極焊點(diǎn)過大，容易接觸到芯片的臺階，即PN結(jié)(量子阱)，從而容易漏電；亦或打偏打到臺階，也會漏電死燈。如何有效的解決此問題，一直是芯片生產(chǎn)的重點(diǎn)。

一直以來，電極的高度基本在1um左右厚，而臺階高度一般為1.4um左右，N電極高度低于臺階，打線時精度不夠的情況下，焊點(diǎn)極易接觸到臺階上的PN結(jié)，隨后漏電死燈。為解決這一問題，通常會把電極做的比臺階高，但是電極的成分是Au，成本增加很多，得不償失。

發(fā)明內(nèi)容

為解決上述問題，本發(fā)明的目的在于提供一種可以節(jié)約成本并且可以避免正裝結(jié)構(gòu)LED芯片N電極上的焊點(diǎn)接觸到臺階PN節(jié)發(fā)生短路的正裝結(jié)構(gòu)的LED芯片及其制作方法。

本發(fā)明解決其問題所采用的技術(shù)方案是：

一種正裝結(jié)構(gòu)的LED芯片，包括襯底，所述襯底上表面設(shè)置有外延層，所述外延層包括由下至上依次設(shè)置的緩沖層、N型GaN層、多量子阱層和P型GaN層，所述P型GaN上設(shè)置有ITO導(dǎo)電層，在ITO導(dǎo)電層上設(shè)置有導(dǎo)電金屬作為P電極；所述外延層通過刻蝕P型GaN層到達(dá)N型GaN層形成低臺階，所述低臺階上保留有一凸起的GaN小島，GaN小島上設(shè)置有N電極。

進(jìn)一步，所述GaN小島上端窄下端寬，側(cè)面為一斜面。

進(jìn)一步，所述斜面的坡度范圍為72°±5°。

進(jìn)一步，所述N電極完全覆蓋GaN小島。

進(jìn)一步，所述GaN小島的高度與P型GaN層的上表面高度相同。

進(jìn)一步，所述N電極的上表面與P電極的上表面持平。

本發(fā)明的有益效果是：本發(fā)明采用的一種正裝結(jié)構(gòu)的LED芯片及其實(shí)現(xiàn)方法，通過保留低臺階上的P型GaN層和多量子阱層，獲得一個凸起的GaN小島，電極就會高出臺階許多，在不增加電極耗料的情況下，避免了N電極打線接觸高臺階PN結(jié)導(dǎo)致漏電的問題；同時在N電極區(qū)域做一個GaN小島，小島高度跟臺階一樣高，再在此基礎(chǔ)上做電極，使得P電極和N電極可以采用同一技術(shù)制備，提高了焊線效率和良率，芯片可靠性大幅度提升。

附圖說明

下面結(jié)合附圖和實(shí)例對本發(fā)明作進(jìn)一步說明。

圖1是本發(fā)明一種正裝結(jié)構(gòu)的LED芯片結(jié)構(gòu)的俯視圖；