[實用新型]刷新計數器電路、刷新計數器及存儲器

有效

• 申請號: 201721378308.5
• 申請日: 2017-10-24
• 公開（公告）號: CN207489475U
• 公開（公告）日: 2018-06-12
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 睿力集成電路有限公司
• 主分類號: G11C11/406
• 分類號: G11C11/406;G11C11/408
• 代理公司: 北京市鑄成律師事務所 11313
• 代理人: 由元;張臻賢

本實用新型提供一種刷新計數器電路，包括刷新地址模塊，刷新地址模塊為利用格雷碼算法編碼的產生地址碼的格雷碼刷新地址模塊；還包括刷新時鐘模塊，用于產生芯片做一次刷新的時鐘信號，并且用于產生芯片上電初始化啟動信號，格雷碼刷新地址模塊接收刷新時鐘模塊傳輸的時鐘信號；同步地址輸出模塊，接收刷新時鐘模塊的時鐘信號和電初始化啟動信號，并且接收和同步格雷碼刷新地址模塊產生的格雷碼算法編碼的地址信號；地址清零模塊，接收刷新時鐘模塊的電初始化啟動信號，并且用于接收地址信號并輸出到格雷碼刷新地址模塊；本實用新型利用格雷碼作為刷新計數器電路的編址，實現每次最少地址變化，減少組合邏輯的競爭冒險和故障，降低電流消耗。

技術領域

本實用新型涉及一種DRAM(Dynamic Random Access Memory)存儲器內刷新計數器(Refresh counter)的刷新計數器電路，尤其是一種利用格雷碼(Gray code)算法編碼生成刷新地址的刷新計數器電路、刷新計數器以及存儲器。

背景技術

DRAM，即動態隨機存取存儲器，最為常見的系統內存。DRAM只能將數據保持很短的時間。為了保持數據，DRAM使用電容存儲，所以必須隔一段時間刷新(refresh)一次，如果存儲單元沒有被刷新，存儲的信息就會丟失。

DRAM刷新是靠其內部電容電位來記錄其邏輯值的，但是電容因各方面的技術困難無可避免的有顯著的漏電現象(放電現象)而使電位下降，于是需要周期性地對高電位電容進行充電而保持其穩定。

現有DRAM內部刷新計數器(Refresh counter)多采用行地址信號(RAS)和列地址信號(CAS)進行刷新操作，且不可以直接產生以格雷碼做編碼的地址信號，容易發生故障，增加電流消耗。

實用新型內容

本實用新型提供一種利用格雷碼算法編碼生成刷新地址形成計數實現省電的刷新計數器電路、刷新計數器以及存儲器，以至少解決現有技術中的以上技術問題。

為達到上述目的，本實用新型一種刷新計數器電路，包括刷新地址模塊，所述刷新地址模塊為利用格雷碼算法編碼生成刷新地址產生計數的格雷碼刷新地址模塊。

進一步地，還包括：

刷新時鐘模塊，用于產生芯片做一次刷新的時鐘信號，同時也用于產生芯片上電初始化啟動信號所述格雷碼刷新地址模塊接收刷新時鐘模塊傳輸的時鐘信號；

同步地址輸出模塊，接收刷新時鐘模塊的時鐘信號和電初始化啟動信號，并且接收和同步格雷碼刷新地址模塊產生的格雷碼算法編碼的地址信號同時輸出同步后的地址信號；

地址清零模塊，接收刷新時鐘模塊的電初始化啟動信號，并且接收同步地址輸出模塊輸出的地址信號并輸出到格雷碼刷新地址模塊直至接收的地址信號循環一周期后地址清零模塊產生內部復位信號將地址信號歸零。

進一步地，所述刷新時鐘模塊包括

刷新時鐘，與所述格雷碼刷新地址模塊和所述同步輸出地址模塊通信連接，用于發送芯片做一次刷新命令；

啟動器，與地址清零模塊和所述同步輸出地址模塊通信連接，用于發送芯片上電初始化啟動信號。

進一步地，所述地址清零模塊包括有序設置m個地址輸入接口，所述地址輸入接口的輸入端與所述同步輸出地址模塊通信連接，所述地址輸入接口的輸出端與第一或非門(或非門，NOR gate，是數字邏輯電路中的基本元件，實現邏輯或非功能)的輸入端通信連接，其中10<m<20；

其中，末尾序號的所述地址輸入接口在所述第一或非門之前還設置有第一非門(非門，NOT gate，又稱非電路、反相器、倒相器、邏輯否定電路，簡稱非門，是邏輯電路的基本單元)；所述第一非門輸入端與地址輸入接口通信連接，所述第一非門輸出端與所述第一或非門輸入端通信連接；