[實(shí)用新型]刷新計(jì)數(shù)器電路、刷新計(jì)數(shù)器及存儲(chǔ)器

有效

• 申請(qǐng)?zhí)枺?/td>: 201721378308.5
• 申請(qǐng)日: 2017-10-24
• 公開(kāi)（公告）號(hào): CN207489475U
• 公開(kāi)（公告）日: 2018-06-12
• 發(fā)明（設(shè)計(jì)）人: 不公告發(fā)明人
• 申請(qǐng)（專利權(quán)）人: 睿力集成電路有限公司
• 主分類號(hào): G11C11/406
• 分類號(hào): G11C11/406;G11C11/408
• 代理公司: 北京市鑄成律師事務(wù)所 11313
• 代理人: 由元;張臻賢

1.一種刷新計(jì)數(shù)器電路，包括刷新地址模塊，其特征在于，所述刷新地址模塊為利用格雷碼算法編碼生成刷新地址產(chǎn)生計(jì)數(shù)的格雷碼刷新地址模塊；

所述刷新計(jì)數(shù)器電路還包括：

刷新時(shí)鐘模塊，用于產(chǎn)生芯片做一次刷新的時(shí)鐘信號(hào)，并且用于產(chǎn)生芯片上電初始化啟動(dòng)信號(hào)，所述格雷碼刷新地址模塊接收刷新時(shí)鐘模塊傳輸?shù)臅r(shí)鐘信號(hào)；

同步地址輸出模塊，接收刷新時(shí)鐘模塊的時(shí)鐘信號(hào)和電初始化啟動(dòng)信號(hào)，并且接收和同步格雷碼刷新地址模塊產(chǎn)生的格雷碼算法編碼的地址信號(hào)同時(shí)輸出同步后的地址信號(hào)；

地址清零模塊，接收刷新時(shí)鐘模塊的電初始化啟動(dòng)信號(hào)，并且用于接收同步地址輸出模塊輸出的地址信號(hào)并輸出到格雷碼刷新地址模塊直至接收的地址信號(hào)循環(huán)一周期后產(chǎn)生內(nèi)部復(fù)位信號(hào)將地址信號(hào)歸零。

2.如權(quán)利要求1所述的刷新計(jì)數(shù)器電路，其特征在于，所述刷新時(shí)鐘模塊包括：

刷新時(shí)鐘，與所述格雷碼刷新地址模塊和所述同步地址輸出模塊通信連接，用于發(fā)送芯片做一次刷新命令；

啟動(dòng)器，與地址清零模塊和所述同步地址輸出模塊通信連接，用于發(fā)送芯片上電初始化啟動(dòng)信號(hào)。

3.如權(quán)利要求2所述的刷新計(jì)數(shù)器電路，其特征在于，所述地址清零模塊包括：

有序設(shè)置的m個(gè)地址輸入接口，所述地址輸入接口的輸入端與所述同步地址輸出模塊通信連接，所述地址輸入接口的輸出端與第一或非門(mén)的輸入端通信連接，其中10<m<20；

其中，末尾序號(hào)的所述地址輸入接口在所述第一或非門(mén)之前還設(shè)置有第一非門(mén)；所述第一非門(mén)的輸入端與地址輸入接口通信連接，所述第一非門(mén)的輸出端與所述第一或非門(mén)的輸入端通信連接；

所述啟動(dòng)器與第二或非門(mén)的輸入端通信連接，所述第一或非門(mén)的輸出端與第二非門(mén)的輸入端通信連接，所述第二或非門(mén)的輸出端與第二非門(mén)的輸入端通信連接，所述第二非門(mén)的輸出端與所述格雷碼刷新地址模塊通信連接。

4.如權(quán)利要求2所述的刷新計(jì)數(shù)器電路，其特征在于，所述格雷碼刷新地址模塊包括：

依次通信連接的q個(gè)第一功能單元，所述第一功能單元包括地址輸入接口、輸出接口、時(shí)鐘信號(hào)接口以及復(fù)位信號(hào)接口，所述第一功能單元的復(fù)位信號(hào)接口與所述地址清零模塊通信連接，所述第一功能單元的時(shí)鐘信號(hào)接口與所述刷新時(shí)鐘通信連接，其中q>2；

其中，第1個(gè)所述第一功能單元的輸出接口分別與第三非門(mén)的輸入端、第1個(gè)異或門(mén)的輸入端、第2個(gè)異或門(mén)的輸入端通信連接，所述第三非門(mén)的輸出端與第1個(gè)所述第一功能單元的地址輸入接口通信連接；第1個(gè)所述異或門(mén)與所述同步地址輸出模塊通信連接，第2個(gè)所述異或門(mén)的輸出端與第2個(gè)所述第一功能單元的地址輸入接口通信連接；

第n個(gè)所述第一功能單元的輸出接口與第2n-3個(gè)異或門(mén)的輸入端、第2n-2個(gè)異或門(mén)的輸入端、第2n-1個(gè)異或門(mén)的輸入端通信連接，第2n-3個(gè)異或門(mén)和第2n-1個(gè)異或門(mén)的輸出端與所述同步地址輸出模塊通信連接，第2n-2個(gè)異或門(mén)的輸出端與第n個(gè)所述第一功能單元的地址輸入接口通信連接，其中1<n≤q；

其中，還包括q-2個(gè)與門(mén)；

第1個(gè)所述與門(mén)的輸出端與第4個(gè)異或門(mén)的輸入端通信連接，第1個(gè)所述與門(mén)的輸入端分別依次與第1個(gè)所述第一功能單元的輸出接口和第2個(gè)所述第一功能單元的輸出接口通信連接；

第n所述與門(mén)的輸出端與第2n異或門(mén)的輸入端通信連接，第n所述與門(mén)的輸入端分別依次與第1、2、…n+1個(gè)所述第一功能單元的輸出接口通信連接。

5.如權(quán)利要求4所述的刷新計(jì)數(shù)器電路，其特征在于，所述第一功能單元的時(shí)鐘信號(hào)接口與所述刷新時(shí)鐘之間還設(shè)置有延時(shí)時(shí)鐘電路，所述延時(shí)時(shí)鐘電路包括若干輸入端和輸出端依次通信連接的非門(mén)，其中，所述刷新時(shí)鐘與首端的非門(mén)的輸入端通信連接，所述時(shí)鐘信號(hào)接口與尾端的非門(mén)的輸出端連接。