[實用新型]動態隨機存取存儲器陣列及其版圖結構

有效

• 申請號: 201721293144.6
• 申請日: 2017-10-09
• 公開（公告）號: CN207265052U
• 公開（公告）日: 2018-04-20
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 睿力集成電路有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L27/108
• 代理公司: 上海思微知識產權代理事務所(普通合伙)31237
• 代理人: 智云

技術領域

本實用新型涉及半導體技術領域，特別涉及一種動態隨機存取存儲器陣列及其版圖結構。

背景技術

集成電路已經從單一的芯片上集成數十個器件發展為集成數百萬器件。傳統的集成電路的性能和復雜性已經遠遠超過了最初的想象。為了實現在復雜性和電路密度(在一定芯片面積上所能容納的器件的數量)方面的提高，器件的特征尺寸，也稱為“幾何尺寸(geometry)”，隨著每一代的集成電路已經越變越小。提高集成電路密度不僅可以提高集成電路的復雜性和性能，而且對于消費者來說也能降低消費。使器件更小是有挑戰性的，因為在集成電路制造的每一道工藝都有極限，也就是說，一定的工藝如果要在小于特征尺寸的條件下進行，需要更換該工藝或者器件布置；另外，由于越來越快的器件設計需求，傳統的工藝和材料存在工藝限制。

DRAM(Dynamic Random Access Memory)，即動態隨機存取存儲器是最為常見的系統內存；該DRAM存儲器為一種半導體器件，其性能已經取得很大的發展，但仍有進一步發展的需求。存儲器按比例縮小是一項富有挑戰性的任務，這是因為在不降低每一存儲單元面積的存儲能力情況下，并不能按比例縮小存儲單元的尺寸，這阻礙了高密度存儲器的發展。按比例縮小器件主要是應用于存儲單元，存儲單元陣列結構在決定芯片尺寸方面通常扮演著關鍵的角色。

現有使用的DRAM存儲器主要有兩種：一種是具有8F²存儲單元面積的DRAM存儲器；另一種是具有6F²存儲單元面積的DRAM存儲器。該具有6F²存儲單元面積的存儲器，在減小存儲單元面積方面提供一些改進，但是采用該技術進行生產仍存在一些問題，例如字線設計不合理。

實用新型內容

本實用新型的目的在于提供一種動態隨機存取存儲器陣列及其版圖結構，改善動態隨機存取存儲器陣列的布局，提高其性能。

為解決上述技術問題，本實用新型提供一種動態隨機存取存儲器陣列版圖結構，包括多個配置在半導體襯底中的隔離結構、有源區及字線，所述隔離結構形成于所述有源區之間；

所述有源區和所述隔離結構位于所述半導體襯底的陣列區域中，所述陣列區域包括多排區域，所述多排區域的每一排皆包括多個所述有源區，且所述多排區域的延伸方向垂直于所述字線的延伸方向，所述有源區在相鄰排區域中的旋轉傾斜方向為不相同，且每一所述字線橫跨所述多排區域的各一個所述有源區。

可選的，對于所述的動態隨機存取存儲器陣列版圖結構，所述字線具有相同間距。

可選的，對于所述的動態隨機存取存儲器陣列版圖結構，相對于所述多排區域的延伸方向，所述多排區域內所述有源區的旋轉傾斜角度的夾角絕對值為銳角。

可選的，對于所述的動態隨機存取存儲器陣列版圖結構，所述每個有源區呈長條狀，在相鄰排區域之間的所述有源區為交錯排列。

可選的，對于所述的動態隨機存取存儲器陣列版圖結構，在相同排區域中的所述有源區為平行排列且具有相同間距。

可選的，對于所述的動態隨機存取存儲器陣列版圖結構，其特征在于，還包括位線，形成于所述半導體襯底上方，且所述位線的延伸方向同向于所述多排區域的延伸方向。

本實用新型還提供一種動態隨機存取存儲器陣列，包括：

半導體襯底；

有源區和隔離結構，位于所述半導體襯底的陣列區域中，所述隔離結構隔離相鄰的所述有源區，所述陣列區域包括多排區域，所述多排區域的每一排皆包括多個所述有源區，所述有源區在相鄰排區域中的旋轉傾斜方向為不相同；以及

字線，形成于所述半導體襯底中，且每一所述字線橫跨所述多排區域的各一個所述有源區。

可選的，對于所述的動態隨機存取存儲器陣列，所述字線具有相同間距。

可選的，對于所述的動態隨機存取存儲器陣列，相對于所述多排區域的延伸方向，所述多排區域內所述有源區的旋轉傾斜角度的夾角絕對值為銳角。

可選的，對于所述的動態隨機存取存儲器陣列，所述每個有源區呈長條狀，在相鄰排區域之間的所述有源區為交錯排列。

可選的，對于所述的動態隨機存取存儲器陣列，在相同排區域中的所述有源區為平行排列且具有相同間距。

可選的，對于所述的動態隨機存取存儲器陣列，還包括位線，形成于所述半導體襯底上方，且所述位線的延伸方向同向于所述多排區域的延伸方向。