[實用新型]輸入/輸出驅動電路和集成電路

有效

• 申請號: 201721277222.3
• 申請日: 2017-09-30
• 公開（公告）號: CN207460130U
• 公開（公告）日: 2018-06-05
• 發明（設計）人: P·辛格;P·N·辛格
• 申請（專利權）人: 意法半導體國際有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185;G05F1/567;G05F1/56
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;張寧

本實用新型涉及一種輸入/輸出驅動電路和集成電路。在一個實施方案中，該輸入/輸出驅動電路包括第一驅動電路、第二驅動電路和第三驅動電路；該集成電路包括操作狀態補償電路、電壓補償電路和輸入/輸出驅動電路。在核心電路區域中感測全局地適用于集成電路裸片的工藝和溫度變化操作狀態，以生成全局工藝和溫度補償信號。感測局部適用于集成電路裸片的外圍電路區域內的輸入/輸出電路的電壓變化操作狀態，以生成局部電壓補償信號。更具體地，根據響應于經受電壓變化的電源電壓而在外圍電路區域中生成的第一時鐘信號與響應于固定帶隙參考電壓而在核心電路區域中生成的第二時鐘信號之間的經測量的頻率差來生成局部電壓操作狀態。然后響應于全局工藝和溫度補償信號并響應于局部電壓補償信號來改變輸入/輸出電路的操作。

技術領域

本公開整體涉及用于集成電路的輸入/輸出電路裝置，更具體地，涉及為控制輸入/輸出驅動器電路的操作的電源電壓補償。

背景技術

圖1示出了在集成電路內使用的常規輸入/輸出(I/O)驅動器電路10的框圖。I/O驅動器電路10為與經耦合的I/O塊12(例如，輸入/輸出電路節點)相關聯的輸入信號和輸出信號提供信號調節。I/O驅動器電路10包括用于分別在耦合到I/O塊12的信號線路24上進行上拉和下拉的PMOS驅動器20和NMOS驅動器22。PMOS驅動器20和NMOS驅動器22響應于對I/O驅動器操作典型的使能信號PDE和NDE的斷言而啟用操作。PMOS和NMOS驅動器20和22被設計為在最佳操作狀態(例如，當處理快，電源電壓處于最大值，且溫度低時)提供所需的驅動強度。然而，由于操作狀態朝向更困難的參數(例如，當處理變慢時，電源電壓開始下降，并且溫度較高)移動，所以PMOS驅動器20和NMOS驅動器22不能夠提供所需的驅動強度。為了解決這個問題，I/O驅動器電路10還包括補償驅動器，以提供附加的驅動強度。補償驅動器包括：PMOS工藝和溫度(PT)編碼的補償驅動器30、NMOS PT編碼的補償驅動器32、PMOS電壓(V)編碼的補償驅動器40、以及NMOS V編碼的補償驅動器42。

PMOS PT編碼的補償驅動器30被配置為提供由數字PT-PMOS補償控制信號34控制的上拉驅動強度。例如，PMOS PT編碼的補償驅動器30可以包括多個并聯連接的PMOS晶體管。響應于數字PT-PMOS補償控制信號34的比特(例如，用于4比特二進制碼的四個晶體管)，多個并聯連接的PMOS晶體管各自單獨可控。由數字PT-PMOS補償控制信號啟用的所包括的晶體管越多，則由PMOS PT編碼的補償驅動器30提供的上拉驅動強度補償越大，并且因此整體I/O驅動電路10的上拉驅動強度越大。相反，由數字PT-PMOS補償控制信號34啟用的這些晶體管的數量越少，則PMOS PT編碼的補償驅動器30的上拉驅動強度貢獻越小，并且整體I/O驅動電路10的上拉驅動強度越小。

NMOS PT編碼的補償驅動器32被配置為提供由數字PT-NMOS補償控制信號36控制的下拉驅動強度。例如，NMOS PT編碼的補償驅動器32可以包括多個并聯連接的NMOS晶體管。響應于數字PT-NMOS補償控制信號36的比特(例如，用于4比特二進制碼的四個晶體管)，多個并聯連接的NMOS晶體管各自單獨可控。由數字PT-NMOS補償控制信號啟用的所包括的晶體管越多，則由NMOS PT編碼的補償驅動器32提供的下拉驅動強度補償越大，并且因此整體I/O驅動電路10的下拉驅動強度越大。相反，由數字PT-NMOS補償控制信號36啟用的這些晶體管越少，則NMOS PT編碼的補償驅動器32的下拉驅動強度貢獻越小，并且整體I/O驅動電路10的下拉驅動強度越小。