[實用新型]半導體結構

有效

• 申請號: 201721196786.4
• 申請日: 2017-09-19
• 公開（公告）號: CN207503956U
• 公開（公告）日: 2018-06-15
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 睿力集成電路有限公司
• 主分類號: H01L23/13
• 分類號: H01L23/13
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 智云

本實用新型提供了一種半導體結構。在具有通道的前端結構上形成有絕緣層，通道中形成有渠道沉積物，絕緣層中形成有接觸窗，接觸窗暴露出渠道沉積物，接觸窗靠近渠道沉積物的一端的尺寸小于接觸窗遠離渠道沉積物的一端的尺寸，在接觸窗中形成有后端金屬層。相比現有技術，本實用新型中縮小了通道的深度，同時通過設置接觸窗彌補了通道縮小的尺寸，由此使得位于通道中的渠道沉積物的高度變低，降低了工藝難度，避免渠道沉積物中空隙的形成，降低了渠道沉積物阻值。

技術領域

本實用新型涉及半導體技術領域，特別涉及一種半導體結構。

背景技術

高深寬比的接觸窗制程對于后制程金屬沉積是一項挑戰，尤其是金屬層接觸窗結構。隨著動態隨機存取存儲器件(Dynamic Random Access Memory，DRAM)制程不斷微縮，必須增加電容高度已達到所需的電容量。但此結構也同步的增加金屬層接觸窗結構的縱向連接高度。

目前鎢化學氣相沉積工藝等沉積工藝普遍用于DRAM中的金屬層接觸窗結構的孔填充，主要用以連接后端金屬層與前端結構中的位線或連接其他上下層金屬層。

在現有技術中，隨著DRAM技術不斷微縮，制作高深寬比的電容結構的同時，往往也需要在單元區域之外制作更大高深寬比的金屬層接觸窗結構，這對于填孔沉積是極大挑戰。當金屬層接觸窗結構出現填孔空隙(key hole)問題，將造成連接線的阻值偏高、訊息傳遞速度延遲以及產品可靠性的降低。

實用新型內容

本實用新型的目的在于提供一種半導體結構，改善高深寬比金屬層接觸窗結構的沉積效果，降低通道連接阻值。

為解決上述技術問題，本實用新型提供一種半導體結構，包括：

前端結構，包括一介質層，所述介質層中形成有若干貫穿所述介質層的通道；

渠道沉積物，形成于所述通道中；

絕緣層，形成于所述前端結構上，所述絕緣層形成有接觸窗，所述接觸窗具有底部延伸孔，暴露出所述渠道沉積物的至少部分區域，所述接觸窗的所述底部延伸孔的尺寸小于所述接觸窗遠離所述渠道沉積物的頂開口尺寸；以及

后端金屬層，形成于所述接觸窗中。

可選的，對于所述的半導體結構，所述前端結構還包括多個電容結構，所述介質層上表面不高于所述電容結構的上極板，所述接觸窗還位于所述電容結構的上極板上。

可選的，對于所述的半導體結構，還包括一層刻蝕停止層，位于所述前端結構和所述絕緣層之間的。

可選的，對于所述的半導體結構，所述刻蝕停止層包括一層厚度10-100nm的氮化層。

可選的，對于所述的半導體結構，還包括一層襯墊層，位于所述接觸窗的側壁和底壁上。

本實用新型還提供另一種半導體結構，包括：

一襯底，包含一單元區域及一外圍區域，所述單元區域上設置有多個電容結構，所述外圍區域上形成有一介質層，所述介質層上表面不高于所述電容結構的上極板；

形成所述介質層的若干通道，所述通道貫穿所述介質層且位在所述外圍區域上；

渠道沉積物，形成在所述通道中；以及

后端金屬層，形成在所述電容結構的所述上極板上及所述介質層上；其中，所述電容結構的所述上極板的上表面及所述介質層的上表面組成為整平連續面，并且所述渠道沉積物的上表面平齊于所述整平連續面，以使所述渠道沉積物在長度上對應于所述電容結構。

可選的，對于所述的半導體結構，還包括一層刻蝕停止層，形成于所述整平連續面上。

可選的，對于所述的半導體結構，所述刻蝕停止層包括一層厚度10-100nm的氮化層。