[實用新型]芯片開短路測試裝置及系統

有效

• 申請號: 201721193446.6
• 申請日: 2017-09-18
• 公開（公告）號: CN207263883U
• 公開（公告）日: 2018-04-20
• 發明（設計）人: 沈丹禹;楊卓豪;宋海宏
• 申請（專利權）人: 深圳市匯頂科技股份有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28;G01R31/02
• 代理公司: 北京合智同創知識產權代理有限公司11545
• 代理人: 李杰

1.一種芯片開短路測試裝置，用于對待測芯片(2)進行開短路測試，所述待測芯片(2)包括管腳保護電路，所述管腳保護電路具有第一待測點和第二待測點，其特征在于，所述芯片開短路測試裝置包括集成電路板(1)、第一保護單元(3)和第二保護單元(4)，所述集成電路板(1)包括控制單元、第一電壓輸出單元和第二電壓輸出單元；

其中，

所述第一電壓輸出單元通過第一保護單元(3)與所述待測芯片(2)中的第一待測點連接；

所述第二電壓輸出單元通過第二保護單元(4)與所述待測芯片(2)中的第二待測點連接；

所述控制單元通過所述第一電壓輸出單元和所述第二電壓輸出單元調節并測量所述第一待測點和所述第二待測點的電壓，并根據所述第一待測點和所述第二待測點的壓差確定所述管腳保護電路是否開短路。

2.根據權利要求1所述的芯片開短路測試裝置，其特征在于，所述集成電路板(1)為集成MCU電路板，所述集成MCU電路板包括VDD模塊(11)、GND模塊(12)和IO模塊(13)，所述第一電壓輸出單元為所述VDD模塊(11)、所述GND模塊(12)或所述IO模塊(13)。

3.根據權利要求2所述的芯片開短路測試裝置，其特征在于，所述第二電壓輸出單元為所述集成MCU電路板的IO模塊(13)。

4.根據權利要求3所述的芯片開短路測試裝置，其特征在于，所述管腳保護電路包括多個保護支路，每個保護支路包括兩個保護二級管；所述第二電壓輸出單元的所述IO模塊(13)包括IO接口(131)和第一ADC接口(132)，所述IO接口(131)通過所述第二保護單元(4)與所述待測芯片(2)的第二待測點串聯，所述第二待測點位于多個保護支路中的一個保護支路的兩個保護二級管之間，所述第一ADC接口(132)與所述第二待測點連接。

5.根據權利要求2或4所述的芯片開短路測試裝置，其特征在于，當所述第一電壓輸出單元為所述集成MCU電路板的VDD模塊(11)時，

所述VDD模塊(11)包括第一DAC接口(111)、第二ADC接口(112)和第三ADC接口(113)，所述第一DAC接口(111)通過所述第一保護單元(3)與所述待測芯片(2)的第一待測點串聯，所述第一待測點為所述待測芯片(2)的VDD端，所述第二ADC接口(112)與所述第一保護單元(3)的第一端連接，所述第三ADC接口(113)連接在所述第一保護單元(3)的第二端和所述第一待測點之間。

6.根據權利要求2或4所述的芯片開短路測試裝置，其特征在于，當所述第一電壓輸出單元為所述集成MCU電路板的GND模塊(12)時，

所述GND模塊(12)包括第二DAC接口(121)、第四ADC接口(122)和第五ADC接口(123)，所述第二DAC接口(121)通過第一保護單元(3)與所述待測芯片(2)的第一待測點串聯，所述第一待測點為所述待測芯片(2)的GND端，所述第四ADC接口(122)連接在所述第一保護單元(3)的第一端上，所述第五ADC接口(123)連接在所述第一保護單元(3)的第二端和所述第一待測點之間。

7.根據權利要求2所述的芯片開短路測試裝置，其特征在于，所述管腳保護電路包括多個保護支路，每個保護支路包括兩個保護二級管；當所述第一電壓輸出單元為所述集成MCU電路板的IO模塊(13)時，

所述IO模塊(13)包括IO接口(131)和第一ADC接口(132)，所述第一電壓輸出單元的IO接口(131)通過第一保護單元(3)與所述待測芯片(2)的第一待測點串聯，所述第一待測點位于多個所述保護支路中的一個保護支路的兩個保護二級管之間，所述第一電壓輸出單元的第一ADC接口(132)連接在所述第一待測點上；

所述第二電壓輸出單元為IO模塊(13)，所述第二電壓輸出單元的所述IO模塊(13)包括IO接口(131)和第一ADC接口(132)，所述IO接口(131)通過所述第二保護單元(4)與所述待測芯片(2)的第二待測點串聯，所述第二待測點位于多個保護支路中的另一個保護支路的兩個保護二級管之間，所述第一ADC接口(132)與所述第二待測點連接。