[實用新型]一種半導體存儲器的器件結構

有效

• 申請號: 201721138724.8
• 申請日: 2017-09-06
• 公開（公告）號: CN207165579U
• 公開（公告）日: 2018-03-30
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 睿力集成電路有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/10;H01L29/08;H01L27/108;H01L21/8242
• 代理公司: 上海光華專利事務所(普通合伙)31219
• 代理人: 余明偉

技術領域

本實用新型涉及集成電路技術領域，特別是涉及一種半導體存儲器的器件結構。

背景技術

動態隨機存儲器(DRAM)是一種常用的半導體存儲器件。由許多重復的存儲單元組成。每個存儲單元通常包括一個電容器和一個晶體管；晶體管的柵極與字線相連、漏極與位線相連、源極與電容器相連；字線上的電壓信息號能夠控制晶體管的打開或關閉，進而通過位線讀取在電容器中的數據信息，或者通過位線將數據信息寫入電容器中進行存儲。數據以電荷形式存放在電容器之中，一般以無電荷代表“0”，有電荷代表“1”，反之亦可。通常，電容器及與其相聯接的PN結有微弱的漏電，電荷隨時間而變少，直至漏完，存入的數據便會丟失。因此動態隨機存儲器需要每隔2～4毫秒對單元電路存儲的信息重寫一次，這稱為刷新。

現有的存儲器中，如果在相鄰的字線之間存在過度耦合，則錘擊過程(Hammer process)會迫使存儲單元向接入的設備漏電。尤其是在數據為“1”的存儲單元與數據為“0”的存儲單元相鄰時，錘擊過程中，電子很容易由數據為“0”的存儲單元遷徙到數據為“1”的存儲單元。這種相鄰單元之間的漏電加速了存儲單元的失效。

因此，實有必要尋求新的方法或器件結構以改善存儲單元中陣列之間的漏電問題。

實用新型內容

鑒于以上所述現有技術，本實用新型的目的在于提供一種半導體存儲器的器件結構，用于解決現有技術中的種種問題。

為實現上述目的及其他相關目的，本實用新型提供一種半導體存儲器的晶體管結構，包括：

有源區，具有多個溝槽與一襯底表面，所述溝槽的開口朝向所述襯底表面；

多個柵極組件，埋設于所述有源區的所述溝槽內，其中所述襯底表面包含分別位于所述柵極組件外側的源區及位于所述柵極組件之間的漏區；

節點接觸，設在所述源區上；

位線接觸，設在所述漏區上，以與所述半導體存儲器的位線相連，且兩組所述節點接觸通過相鄰的所述柵極組件共用所述位線接觸；

其中，所述有源區的所述漏區具有一由所述位線接觸往內的第一離子植入層，所述有源區的所述源區具有一由所述節點接觸往內的第二離子植入層，所述第一離子植入層的第一深度大于所述第二離子植入層的第二深度。

可選地，所述第一離子植入層和所述第二離子植入層的濃度由表面向內遞減呈梯度變化，所述第一離子植入層的摻雜濃度高于所述第二離子植入層的摻雜濃度。

可選地，所述第一離子植入層和所述第二離子植入層的摻雜類型均為N型，所述有源區在所述第一離子植入層和所述第二離子植入層之外的底層部位的摻雜類型為P型。

可選地，所述柵極組件凹入所述有源區的深度深于所述第一離子植入層的第一深度并深于所述第二離子植入層的第二深度。

可選地，所述柵極組件由外至內依次包括柵介質層、金屬襯墊層及柵電極。

為實現上述目的及其他相關目的，本實用新型還提供一種半導體存儲器的器件結構，包括：

有源區、埋入所述有源區并貫穿所述有源區的字線、及位于所述有源區上的位線；其中，

所述有源區設有至少兩個埋入式晶體管；所述埋入式晶體管的柵極組件埋入所述有源區內，與所述字線一體成型；所述埋入式晶體管的源區和漏區分別位于所述柵極組件的外側與所述柵極組件之間，在所述源區上方用以與電容器相連，在所述漏區上方用以與所述位線相連；且相鄰兩個所述埋入式晶體管共用一個位線接觸；

其中，所述漏區具有一往內植入的第一離子植入層，所述源區具有一往內植入的第二離子植入層，所述第一離子植入層的第一深度大于所述第二離子植入層的第二深度，以提供J形晶體管溝道。

可選地，所述第一離子植入層和所述第二離子植入層的濃度由表面向內遞減呈梯度變化，所述第一離子植入層的摻雜濃度高于所述第二離子植入層的摻雜濃度。

可選地，所述第一離子植入層和所述第二離子植入層的摻雜類型均為N型，所述有源區在所述第一離子植入層和所述第二離子植入層之外的底層部位的摻雜類型為P型。

可選地，所述柵極組件凹入所述有源區的深度深于所述第一離子植入層的第一深度并深于所述第二離子植入層的第二深度。

可選地，所述柵極組件由外至內依次包括柵介質層、金屬襯墊層及柵電極。

可選地，所述柵極組件表面設有絕緣蓋帽層。