[實用新型]背照式CMOS傳感器的封裝結構

有效

• 申請號: 201721131593.0
• 申請日: 2017-09-05
• 公開（公告）號: CN207353252U
• 公開（公告）日: 2018-05-11
• 發明（設計）人: 陳彥亨;林正忠
• 申請（專利權）人: 中芯長電半導體（江陰）有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 羅泳文

本實用新型提供一種背照式CMOS傳感器的封裝結構，包括：重新布線層；背照式CMOS傳感器結構，固定連接于所述重新布線層的第二面；邏輯芯片，設置于所述重新布線層的第一面；封裝材料，包覆于所述邏輯芯片；穿孔，形成于所述封裝材料中；金屬引線結構，制作于所述穿孔中，以實現所述重新布線層、所述背照式CMOS傳感器結構與所述邏輯芯片的電性引出。本實用新型采用重新布線層的方法實現背照式CMOS傳感器、所述邏輯芯片與所述金屬引線結構之間的電連接，具有封裝體積小，傳感性能及器件可靠性高的優點；只需通過在封裝材料中開穿孔便可實現重新布線層的電性引出，不需要進行硅穿孔等工藝，可以大大節省工藝成本。

技術領域

本實用新型屬于半導體封裝領域，特別是涉及一種背照式CMOS傳感器的封裝結構及封裝方法。

背景技術

隨著集成電路的功能越來越強、性能和集成度越來越高，以及新型的集成電路出現，封裝技術在集成電路產品中扮演著越來越重要的角色，在整個電子系統的價值中所占的比例越來越大。同時，隨著集成電路特征尺寸達到納米級，晶體管向更高密度、更高的時鐘頻率發展，封裝也向更高密度的方向發展。

由于扇出晶圓級封裝(fowlp)技術由于具有小型化、低成本和高集成度等優點，以及具有更好的性能和更高的能源效率，扇出晶圓級封裝(fowlp)技術已成為高要求的移動/無線網絡等電子設備的重要的封裝方法，是目前最具發展前景的封裝技術之一。

現有的圖像傳感器芯片封裝通常具有厚度較厚，硅穿孔工藝成本較高，金屬連線容易斷裂，整體良率較低等諸多缺點。

另外，圖像傳感器芯片，如背照式CMOS圖像傳感芯片等，通常需要搭配邏輯芯片集成使用，現有的制作方法是將單獨封裝好的圖像傳感器芯片通過SUB基板等與邏輯芯片進行電性連接，并且需要通過硅穿孔工藝實現器件的電性引出。這種封裝方法使得器件的體積較大，組裝工藝過程較為復雜，硅穿孔工藝成本較高，導致最終產品的成本較高。

基于以上所述，提供一種可以有效集成背照式CMOS傳感器及邏輯芯片，并有效降低封裝結構體積以及器件穩定性，且有效降低成本的封裝結構及封裝方法實屬必要。

實用新型內容

鑒于以上所述現有技術的缺點，本實用新型的目的在于提供一種背照式CMOS傳感器的封裝結構及封裝方法，用于解決現有技術中圖像傳感器芯片及邏輯芯片的封裝體積較大，器件穩定性低以及產品良率較低的問題。

為實現上述目的及其他相關目的，本實用新型提供一種背照式CMOS傳感器的封裝結構，所述封裝結構包括：重新布線層，包括第一面以及與所述第一面相對的第二面；背照式CMOS傳感器結構，固定連接于所述重新布線層的第二面；邏輯芯片，設置于所述重新布線層的第一面，且所述背照式CMOS傳感器結構與所述邏輯芯片通過所述重新布線層實現電性連接；封裝材料，形成于所述重新布線層的第二面上，并包覆于所述邏輯芯片；穿孔，形成于所述封裝材料中且露出所述重新布線層；以及金屬引線結構，制作于所述穿孔中，以實現所述重新布線層、所述背照式CMOS傳感器結構與所述邏輯芯片的電性引出。

優選地，所述金屬引線結構包括金屬柱、焊料球、及金屬柱與焊料凸點所組成的疊層中的一種。

進一步地，所述金屬柱包括銅柱、銀柱、金柱、鋁柱及鎢柱中的一種，所述焊料球或焊料凸點的包括錫焊料、銀焊料及金錫合金焊料中的一種。

優選地，所述金屬引線結構的高度大于所述邏輯芯片的厚度。

優選地，所述背照式CMOS傳感器結構包括：正面具有圖像傳感器的晶圓；以及透明蓋板，鍵合于所述晶圓的背面。

進一步地，所述晶圓的厚度為不大于3μm，以提高所述圖像傳感器的背面感光強度。

優選地，所述透明蓋板基于金錫鍵合層鍵合于所述晶圓的背面。

優選地，所述封裝材料包括聚酰亞胺、硅膠以及環氧樹脂中的一種。