[實用新型]集成電路有效
| 申請?zhí)枺?/td> | 201721107313.2 | 申請日： | 2017-08-31 |
| 公開（公告）號： | CN208045490U | 公開（公告）日： | 2018-11-02 |
| 發(fā)明（設(shè)計）人： | A·馬扎基 | 申請（專利權(quán)）人： | 意法半導(dǎo)體(魯塞)公司 |
| 主分類號： | H01L23/544 | 分類號： | H01L23/544;G01R27/02;G01R19/00 |
| 代理公司： | 北京市金杜律師事務(wù)所 11256 | 代理人： | 王茂華 |
| 地址： | 法國*** | 國省代碼： | 法國;FR |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 半導(dǎo)體阱 襯底 接觸區(qū)域 電隔離 半導(dǎo)體 背面 物理量 集成電路半導(dǎo)體 檢測電路 外圍位置 向下延伸 薄化 電阻 配置 測量 檢測 | ||
1.一種集成電路，其特征在于，包括：
半導(dǎo)體襯底，具有背面和正面，并且包括至少一個半導(dǎo)體阱的組件，所述至少一個半導(dǎo)體阱與所述半導(dǎo)體襯底電隔離；以及
被配置為從所述背面檢測所述半導(dǎo)體襯底的薄化的器件，包括：
至少一個第一溝槽的組，所述至少一個第一溝槽在所述至少一個半導(dǎo)體阱的外圍上的兩個位置之間、在所述至少一個半導(dǎo)體阱內(nèi)延伸，并且從所述正面向下延伸至位于距所述至少一個半導(dǎo)體阱的底部一段距離的位置，所述至少一個第一溝槽與所述至少一個半導(dǎo)體阱電隔離；以及
檢測電路，被配置為測量表示在兩個接觸區(qū)域之間的所述至少一個半導(dǎo)體阱的電阻的物理量，所述兩個接觸區(qū)域分別位于至少一個第一溝槽的所述組的任一側(cè)上。
2.根據(jù)權(quán)利要求1所述的集成電路，其特征在于，所述檢測電路包括被配置為在所述兩個接觸區(qū)域之間施加電位差的偏置電路和被配置為測量在所述兩個接觸區(qū)域之間流動的電流的測量電路。
3.根據(jù)權(quán)利要求1所述的集成電路，其特征在于，所述至少一個第一溝槽是完全絕緣的。
4.根據(jù)權(quán)利要求1所述的集成電路，其特征在于，所述組包括多個第一溝槽。
5.根據(jù)權(quán)利要求1所述的集成電路，其特征在于，所述至少一個半導(dǎo)體阱包括多個半導(dǎo)體阱。
6.根據(jù)權(quán)利要求5所述的集成電路，其特征在于，還包括耦合電路，所述耦合電路被配置用于將所述多個半導(dǎo)體阱中的兩個半導(dǎo)體阱串聯(lián)電耦合，以形成串聯(lián)電耦合的半導(dǎo)體阱鏈，所述耦合電路被設(shè)置在分別延伸到所述兩個半導(dǎo)體阱中的至少一個第一溝槽的兩個組之間，并且其中所述兩個接觸區(qū)域分別位于至少一個第一溝槽的所述兩個組的任一側(cè)上，所述至少一個第一溝槽的所述兩個組分別延伸到分別位于所述半導(dǎo)體阱鏈的兩端處的所述兩個半導(dǎo)體阱中，所述檢測電路被配置為測量表示在所述兩個接觸區(qū)域之間的所述半導(dǎo)體阱鏈的電阻的物理量。
7.根據(jù)權(quán)利要求1所述的集成電路，其特征在于，所述集成電路是物體的一部分。
8.根據(jù)權(quán)利要求7所述的集成電路，其特征在于，所述物體是智能卡。
9.根據(jù)權(quán)利要求1所述的集成電路，其特征在于，所述半導(dǎo)體襯底和所述至少一個半導(dǎo)體阱具有P型導(dǎo)電性，并且其中所述至少一個半導(dǎo)體阱通過隔離區(qū)域與所述半導(dǎo)體襯底電隔離，所述隔離區(qū)域包括：
外圍隔離溝槽，所述外圍隔離溝槽從所述正面延伸到所述半導(dǎo)體襯底中并且圍繞所述至少一個半導(dǎo)體阱，
具有N型導(dǎo)電性的半導(dǎo)體層，所述半導(dǎo)體層被掩埋在所述半導(dǎo)體襯底中、在所述至少一個半導(dǎo)體阱之下，以及
中間外圍絕緣區(qū)域，所述中間外圍絕緣區(qū)域圍繞所述至少一個半導(dǎo)體阱并且被配置為確保所掩埋的半導(dǎo)體層與所述外圍隔離溝槽之間的電隔離的連續(xù)性，并且
其中所述至少一個第一溝槽至少在所述外圍隔離溝槽的兩個位置之間延伸。
10.根據(jù)權(quán)利要求9所述的集成電路，其特征在于，所述隔離區(qū)域包括附加的外圍溝槽，所述附加的外圍溝槽具有至少一個絕緣封套、從所述正面延伸穿過所述外圍隔離溝槽、并且具有在該外圍隔離溝槽之下延伸以與所掩埋的半導(dǎo)體層接觸的下部。
11.根據(jù)權(quán)利要求10所述的集成電路，其特征在于，所述至少一個第一溝槽在所述附加的外圍溝槽的兩個位置之間延伸。
12.根據(jù)權(quán)利要求10所述的集成電路，其特征在于，所述附加的外圍溝槽是完全絕緣的。
13.根據(jù)權(quán)利要求9所述的集成電路，其特征在于，所述隔離區(qū)域包括附加的外圍溝槽和具有N型導(dǎo)電性的注入?yún)^(qū)域，所述附加的外圍溝槽具有至少一個絕緣封套、從所述正面延伸穿過所述外圍隔離溝槽、并且具有在距所掩埋的半導(dǎo)體層一段距離處在所述外圍隔離溝槽之下延伸的下部，所述注入?yún)^(qū)域位于下部與所述掩埋的半導(dǎo)體層之間。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于意法半導(dǎo)體(魯塞)公司，未經(jīng)意法半導(dǎo)體(魯塞)公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201721107313.2/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
