[實用新型]一種碳化硅MOS管

有效

• 申請號: 201721005486.3
• 申請日: 2017-08-12
• 公開（公告）號: CN207116438U
• 公開（公告）日: 2018-03-16
• 發明（設計）人: 薛濤;關仕漢
• 申請（專利權）人: 淄博漢林半導體有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L29/16
• 代理公司: 淄博佳和專利代理事務所37223
• 代理人: 孫愛華

技術領域

一種碳化硅MOS管，屬于半導體制造技術領域。

背景技術

第一代的半導體材料以硅、鍺為代表，隨著半導體技術的不斷發展，目前以碳化硅材料為代表的第三代半導體材料已經受到廣泛應用。相比較以硅、鍺為代表第一代半導體材料，以碳化硅材料為代表的第三代半導體材料具有禁帶寬且耐高溫、高電壓的優點，從而大大的提高了半導體器件的性能和品質。

以常見的溝槽式MOS為例，溝槽式MOS管的結構如圖9所示，包括N+型襯底10，在N+型襯底10的上方依次設置有N型漂移區9、P型基區8、在P型基區8的上表面并排開設有若干溝槽3，溝槽3穿過P型基區8進入N型漂移區9，在溝槽3的外圈形成N+型源區5，在溝槽3的頂部設置頂層氧化層2，形成MOS結構，并在頂層氧化層2的上部和N+型襯底10的下部分別設置頂層金屬層1和底層金屬層11，然后引出MOS管的柵極、源極、和漏極。

在現有技術中，MOS管中的N型漂移區9的摻雜濃度和厚度是按照MOS管在連接外部高電壓時，N型漂移區9和P型基區8之間形成的PN結上下空乏時所承受的電壓而設計的，因此N型漂移區9的阻抗也隨之確定。在現有技術中，MOS管在連接外部高電壓時，在MOS管內部會形成漏流，為提高MOS管連接外部高電壓時PN空乏時所承受的電壓，N型漂移區9的摻雜濃度往往較低，因此也同時導致了N型漂移區9的阻抗較高，即電流的導通效率較低。

發明內容

本實用新型要解決的技術問題是：克服現有技術的不足，提供一種通過設置保護區，在連接外部高電壓時保護區與漂移區之間形成PN結形成空乏區，從而大大降低了連接外部高電壓時漏流的碳化硅MOS管。

本實用新型解決其技術問題所采用的技術方案是：包括碳化硅類型的襯底以及襯底上方的漂移區，在漂移區的上方依次形成基區、源區以及頂層氧化層，設置有穿過源區、基區并進入漂移區的溝槽，在溝槽內填充多晶硅并形成MOS結構，其特征在于：所述的基區和源區連接相鄰的溝槽，在相鄰的溝槽之間開設有接觸孔，接觸孔自上而下穿過頂層氧化層、源區并進入基區，接觸孔中填充有導體將相應位置的源區及基區連接，在漂移區中設置有多個半導體類型與漂移區相反的保護區，保護區位于溝槽下部的漂移區中。

優選的，在所述頂層氧化層的上方設置有頂層金屬層。

優選的，在所述襯底的下方設置有底層金屬層。

優選的，所述的襯底為N+型襯底，所述的漂移區為N型漂移區，所述的基區為P型基區，所述的源區為N+型源區。

優選的，在所述溝槽中填充有多晶硅。

優選的，所述的溝槽進入漂移區的深度為0.1~0.5μm。

優選的，所述的接觸孔進入基區的深度為0.1~0.5μm。

優選的，所述的保護區與溝槽上下一一對應。

與現有技術相比，本實用新型所具有的有益效果是：

1、通過在溝槽的下方間隔設置保護區，保護區與其周圍的漂移區之間形成PN結，因此在MOS管不導通時保護區與其周圍的漂移區之間形成PN結形成空乏區，從而大大降低了本碳化硅MOS管連接外部高電壓時的漏流。因此在進行芯片設計時可以加大漂移區的摻雜濃度并可減小其厚度，達到降低漂移區阻值以及提升電流密度及功率效能的目的。同時由于保護區的存在可有效減小芯片的柵極與漏極之間的電容值。

2、通過本制造方法，克服了現有工藝中制造碳化硅類型的半導體芯片時對工藝要求極為苛刻的不足，采用開設溝槽以及制作外延磊晶的技術實現N型漂移層、溝槽下部P型區以及P型基區、 N+型源區的制作，克服目前必須使用高溫高能離子注入及高溫退火不能達成的現狀，大大降低了碳化硅半導體對工藝的要求，應用性更廣。同時可以根據設計的要求對溝槽下部P型區的濃度、位置任意調整已達到最佳的設計方案。

3、本實用新型適用于其它溝槽式元件相類似的架構，具有應用廣泛的有益效果。

4、本實用新型不局限碳化硅類的材料，硅、氮化鎵等半導體材料同樣適用，尤其適用于硅材料半導體器件的制作具有提高效能及應用廣泛的有益效果。

附圖說明

圖1為實施例1碳化硅MOS管結構示意圖。

圖2~圖8為碳化硅MOS管制造步驟圖。

圖9為現有技術MOS結構示意圖。

圖10為實施例2碳化硅MOS管結構示意圖。