[實用新型]仿真驗證測試分析系統

有效

• 申請號: 201720893012.0
• 申請日: 2017-07-21
• 公開（公告）號: CN207037640U
• 公開（公告）日: 2018-02-23
• 發明（設計）人: 薛令德;李穎
• 申請（專利權）人: 四川漢科計算機信息技術有限公司
• 主分類號: G06F11/26
• 分類號: G06F11/26
• 代理公司: 成都金英專利代理事務所(普通合伙)51218
• 代理人: 袁英

技術領域

本實用新型設計仿真測試領域，具體設計一種仿真驗證測試分析系統。

背景技術

隨著大規模集成電路技術和網絡通信的高速發展，以太網交換芯片在網絡通信中得到了廣泛的應用，并且由于其應用環境越來越廣泛和復雜，也使得以太網交換芯片所包含的功能越來越復雜，容量越來越大，芯片的仿真難度也在日益快速增長。因此，如何加快以太網交換芯片的開發速度，縮短驗證的周期就成為目前我們面臨的重要課題。

現有的集成電路(IC)芯片仿真驗證領域中，主要采用兩種方式進行芯片仿真/驗證：一種是軟件模擬仿真方式，另一種是基于現場可編程邏輯門陣列(FPGA)的硬件模擬器仿真方式。大量實驗表明，在進行集成電路(IC)設計過程中，存在需要使用超過百萬個時鐘周期來充分測試和驗證芯片系統功能的情況。如果利用現有技術提供的軟件模擬仿真方式，芯片的測試驗證性能將下降至1-5HZ，這必將導致測試時間以及出錯概率的急劇增長。如果使用軟件加硬件加速器仿真方式，雖然硬件仿真器運行非常快，但因為還會有大量模擬計算或是激勵產生需要由軟件完成，所以整個仿真系統速度的提高有限，通常在數倍至數十倍之間。然而，如果使用基于FPGA硬件仿真器來進行仿真方式進行驗證，雖然可以實現MHz級別的高速仿真，也可以同時支持軟件的實時運行，但是，它卻有著一些明顯缺陷，例如，缺乏與友好的人機交互界面和輸入輸出系統，不方便仿真激勵的輸入和響應的收集，只能支持RTL級的描述，不能對高層次的行為描述模塊進行仿真；同時FPGA內部的引腳信號與寄存器的值不能直接觀察，對調試工作帶來了很大的不便。盡管如此，利用FPGA硬件仿真器的高速性能，仍是提高驗證效率的有效措施，因此，如何采用新的方法改善其缺點就成了當前芯片驗證仿真領域面臨的主要問題。

實用新型內容

本實用新型的目的在于克服現有技術的不足，提供一種仿真驗證測試分析系統，可以擴展的軟硬件協同仿真驗證系統，提高了仿真的效率，縮短了產品研發周期。

本實用新型的目的是通過以下技術方案來實現的：

仿真驗證測試分析系統，包括前端信號采集電路、信號調理電路、晶體振蕩器、穩壓電路、FPGA、編程接口、FPROM和CPU，所述穩壓電路分別與晶體振蕩器、FPGA、編程接口、FPROM插槽相連接，FPGA通過CAN總線與CPU連接并通過FPROM總線與FPROM插槽相連接，所述CPU連接前端信號采集電路，所述前端信號采集電路連接信號調理電路，所述信號調理電路輸入端接測試信號；晶體振蕩器分別與FPGA和FPROM插槽相連接，編程接口與FPGA相連接；FPGA內的接口轉換邏輯模塊以及FPGA內實現的虛擬待測試芯片，還包括網絡接口模塊，該網絡接口模塊可實現接口轉換邏輯模塊和網絡測試儀的控制平臺之間的數據交互。

進一步的，所述的所述網絡接口模塊上設置有10-20個以太網接口。

進一步的，所述的所述FPGA包括CAN總線控制模塊、存儲控制模塊、IP模塊即所需驗證的IP核組成，所述CAN總線控制模塊通過內部IO總線與IP模塊相連，通過存儲總線與存儲控制模塊相連接，同時外接計算機的CPU插槽，所述存儲控制模塊還通過內存總線與IP模塊相連，并外接FPROM。

進一步的，所述的信號調理電路設置有兩路輸入輸出電路，其中一路為衰減電路另一路為放大電路。

進一步的，該系統還包括電源，所述的電源是智能鋰電池。

本實用新型的有益效果是：本方案中通過信號調理電路和前端信號采集電路保證測試信號的真實性，使得測試環境更加準確，同時通過總線進行數據之間的傳遞，使得數據的傳遞變得及時有效，從而提高了仿真的效率，縮短了產品研發周期。

附圖說明

圖1本實用新型的結構框圖。

具體實施方式

下面結合附圖進一步詳細描述本實用新型的技術方案，但本實用新型的保護范圍不局限于以下所述。

如圖1所示，