[實用新型]仿真驗證測試分析系統

有效

• 申請號: 201720893012.0
• 申請日: 2017-07-21
• 公開（公告）號: CN207037640U
• 公開（公告）日: 2018-02-23
• 發明（設計）人: 薛令德;李穎
• 申請（專利權）人: 四川漢科計算機信息技術有限公司
• 主分類號: G06F11/26
• 分類號: G06F11/26
• 代理公司: 成都金英專利代理事務所(普通合伙)51218
• 代理人: 袁英

1.仿真驗證測試分析系統，其特征在于：包括前端信號采集電路、信號調理電路、晶體振蕩器、穩壓電路、FPGA、編程接口、FPROM和CPU，所述穩壓電路分別與晶體振蕩器、FPGA、編程接口、FPROM插槽相連接，FPGA通過CAN總線與CPU連接并通過FPROM總線與FPROM插槽相連接，所述CPU連接前端信號采集電路，所述前端信號采集電路連接信號調理電路，所述信號調理電路輸入端接測試信號；晶體振蕩器分別與FPGA和FPROM插槽相連接，編程接口與FPGA相連接；FPGA內的接口轉換邏輯模塊以及FPGA內實現的虛擬待測試芯片，還包括網絡接口模塊，該網絡接口模塊可實現接口轉換邏輯模塊和網絡測試儀的控制平臺之間的數據交互。

2.根據權利要求1所述的仿真驗證測試分析系統，其特征在于：所述的所述網絡接口模塊上設置有10-20個以太網接口。

3.根據權利要求1所述的仿真驗證測試分析系統，其特征在于：所述的所述FPGA包括CAN總線控制模塊、存儲控制模塊、IP模塊即所需驗證的IP核組成，所述CAN總線控制模塊通過內部IO總線與IP模塊相連，通過存儲總線與存儲控制模塊相連接，同時外接計算機的CPU插槽，所述存儲控制模塊還通過內存總線與IP模塊相連，并外接FPROM。

4.根據權利要求1所述的仿真驗證測試分析系統，其特征在于：所述的信號調理電路設置有兩路輸入輸出電路，其中一路為衰減電路另一路為放大電路。

5.根據權利要求1所述的仿真驗證測試分析系統，其特征在于：該系統還包括電源，所述的電源是智能鋰電池。