[實(shí)用新型]一種24進(jìn)制減法計(jì)數(shù)電路及芯片

有效

• 申請(qǐng)?zhí)枺?/td>: 201720834825.2
• 申請(qǐng)日: 2017-07-11
• 公開(kāi)（公告）號(hào): CN206922734U
• 公開(kāi)（公告）日: 2018-01-23
• 發(fā)明（設(shè)計(jì)）人: 蔡榮懷;曹進(jìn)偉;吳小平;喬世成;陳孟邦;黃國(guó)華
• 申請(qǐng)（專利權(quán)）人: 宗仁科技（平潭）有限公司
• 主分類號(hào): H03K23/64
• 分類號(hào): H03K23/64
• 代理公司: 深圳中一專利商標(biāo)事務(wù)所44237
• 代理人: 官建紅

1.一種24進(jìn)制減法計(jì)數(shù)電路，所述24進(jìn)制減法計(jì)數(shù)電路的輸入端接收脈沖信號(hào)，其特征在于，所述24進(jìn)制減法計(jì)數(shù)電路包括：

將所述脈沖信號(hào)進(jìn)行反相并生成反相脈沖信號(hào)的反相模塊；

根據(jù)所述脈沖信號(hào)和所述反相脈沖信號(hào)執(zhí)行從數(shù)值23至數(shù)值0的循環(huán)減計(jì)數(shù)，并輸出相應(yīng)的二進(jìn)制編碼的減計(jì)數(shù)結(jié)果的分頻計(jì)數(shù)模塊；所述分頻計(jì)數(shù)模塊的同相輸入端和反相輸入端分別與所述反相模塊的輸出端和輸入端相連接。

2.如權(quán)利要求1所述的24進(jìn)制減法計(jì)數(shù)電路，其特征在于，所述分頻計(jì)數(shù)模塊的復(fù)位端接收復(fù)位信號(hào)，所述分頻計(jì)數(shù)模塊根據(jù)所述復(fù)位信號(hào)進(jìn)行復(fù)位。

3.如權(quán)利要求2所述的24進(jìn)制減法計(jì)數(shù)電路，其特征在于，所述分頻計(jì)數(shù)模塊的第一輸出端、第二輸出端、第三輸出端、第四輸出端、第五輸出端及第六輸出端為所述24進(jìn)制減法計(jì)數(shù)電路的輸出端，所述二進(jìn)制編碼的減計(jì)數(shù)結(jié)果中的六位數(shù)值分別通過(guò)所述分頻計(jì)數(shù)模塊的第一輸出端、第二輸出端、第三輸出端、第四輸出端、第五輸出端及第六輸出端輸出。

4.如權(quán)利要求3所述的24進(jìn)制減法計(jì)數(shù)電路，其特征在于，所述分頻計(jì)數(shù)模塊包括第一二分頻單元、第二二分頻單元、第一D輸入二分頻單元、第二D輸入二分頻單元、第三D輸入二分頻單元、第四D輸入二分頻單元、第一或非門(mén)、第二或非門(mén)、第三或非門(mén)、第四或非門(mén)、第五或非門(mén)、第六或非門(mén)、第七或非門(mén)、第八或非門(mén)、第九或非門(mén)、第一反相器、第二反相器、第三反相器、第四反相器及數(shù)據(jù)選擇器；

所述第一二分頻單元的時(shí)鐘端和反相時(shí)鐘端分別為所述分頻計(jì)數(shù)模塊的同相輸入端和反相輸入端，所述第一二分頻單元的復(fù)位端、所述第二二分頻單元的復(fù)位端、所述第一D輸入二分頻單元的復(fù)位端、所述第二D輸入二分頻單元的復(fù)位端、所述第三D輸入二分頻單元的復(fù)位端及所述第四D輸入二分頻單元的復(fù)位端共接形成所述分頻計(jì)數(shù)模塊的復(fù)位端，所述第一二分頻單元的輸出端和所述第一D輸入二分頻單元的時(shí)鐘端共接于所述第二D輸入二分頻單元的時(shí)鐘端，所述第一二分頻單元的反相輸出端和所述第一D輸入二分頻單元的反相時(shí)鐘端共接于所述第二D輸入二分頻單元的反相時(shí)鐘端，所述第一D輸入二分頻單元的反相輸出端、所述第一或非門(mén)的輸出端及所述第四D輸入二分頻單元的輸出端分別與所述第二或非門(mén)的第一輸入端、第二輸入端及第三輸入端相連接，所述第二或非門(mén)的輸出端與所述第一反相器的輸入端共接于所述第二二分頻單元的反相時(shí)鐘端，所述第一反相器的輸出端與所述第二二分頻單元的時(shí)鐘端相連接，所述第一二分頻單元的輸出端、所述第二二分頻單元的輸出端、所述第一D輸入二分頻單元的輸出端、所述第二D輸入二分頻單元的輸出端、所述第三D輸入二分頻單元的輸出端及所述第四D輸入二分頻單元的輸出端分別與所述第三或非門(mén)的第一輸入端、第二輸入端、第三輸入端、第四輸入端、第五輸入端及第六輸入端相連接，所述第一D輸入二分頻單元的輸出端和所述第二二分頻單元的反相輸出端分別與所述第四或非門(mén)的第一輸入端和第二輸入端相連接，所述第三或非門(mén)的輸出端、所述第四或非門(mén)的輸出端及所述第二D輸入二分頻單元的輸出端分別與所述第五或非門(mén)的第一輸入端、第二輸入端及第三輸入端相連接，所述第五或非門(mén)的輸出端與所述第二反相器的輸入端相連接，所述第二反相器的輸出端與所述第一D輸入二分頻單元的輸入端相連接，所述第三或非門(mén)的輸出端、所述第一D輸入二分頻單元的輸出端、所述第二二分頻單元的輸出端及所述第二D輸入二分頻單元的輸出端分別與所述第六或非門(mén)的第一輸入端、第二輸入端、第三輸入端及第四輸入端相連接，所述第六或非門(mén)的輸出端與所述第二D輸入二分頻單元的輸入端相連接，所述第一二分頻單元的輸出端、所述第一D輸入二分頻單元的反相輸出端及所述第四D輸入二分頻單元的反相輸出端分別與所述第七或非門(mén)的第一輸入端、第二輸入端及第三輸入端相連接，所述第七或非門(mén)的輸出端和所述第八或非門(mén)的輸出端分別與所述第一或非門(mén)的第一輸入端和第二輸入端相連接，所述第一或非門(mén)的輸出端、所述第三或非門(mén)的輸出端及所述第一二分頻單元的復(fù)位端分別與所述第八或非門(mén)的第一輸入端、第二輸入端及第三輸入端相連接，所述第八或非門(mén)的輸出端與所述數(shù)據(jù)選擇器的控制端相連接，所述第三或非門(mén)的輸出端與所述第三反相器的輸入端相連接，所述第三反相器的輸出端和所述第二D輸入二分頻單元的輸出端分別與所述數(shù)據(jù)選擇器的第一數(shù)據(jù)輸入端相連接和第二數(shù)據(jù)輸入端相連接，所述數(shù)據(jù)選擇器的輸出端、所述第四反相器的輸入端及所述第三D輸入二分頻單元的時(shí)鐘端共接于所述第四D輸入二分頻單元的時(shí)鐘端，所述第四反相器的輸出端與所述第三D輸入二分頻單元的反相時(shí)鐘端共接于所述第四D輸入二分頻單元的反相時(shí)鐘端，所述第四D輸入二分頻單元的輸出端與所述第三D輸入二分頻單元的輸入端共接于所述第九或非門(mén)的第一輸入端，所述第三D輸入二分頻單元的輸出端與所述第九或非門(mén)的輸出端第二輸入端相連接，所述第九或非門(mén)的輸出端與所述第四D輸入二分頻單元的輸入端相連接。