[實(shí)用新型]一種包覆型芯片尺寸封裝結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 201720832468.6
• 申請(qǐng)日: 2017-07-10
• 公開（公告）號(hào): CN206907755U
• 公開（公告）日: 2018-01-19
• 發(fā)明（設(shè)計(jì)）人: 徐虹;張黎;陳棟;陳錦輝;賴志明
• 申請(qǐng)（專利權(quán)）人: 江陰長(zhǎng)電先進(jìn)封裝有限公司
• 主分類號(hào): H01L23/31
• 分類號(hào): H01L23/31;H01L21/56
• 代理公司: 南京經(jīng)緯專利商標(biāo)代理有限公司32200
• 代理人: 趙華

技術(shù)領(lǐng)域

本實(shí)用新型涉及一種包覆型芯片尺寸封裝結(jié)構(gòu)，屬于半導(dǎo)體封裝技術(shù)領(lǐng)域。

背景技術(shù)

隨著無線手持設(shè)備、掌上電腦以及其他移動(dòng)電子設(shè)備的增加，消費(fèi)者對(duì)各種小外形、特征豐富產(chǎn)品的需求也與日俱增，微電子封裝技術(shù)面臨著電子產(chǎn)品“高性價(jià)比、高可靠性、多功能、小型化及低成本”發(fā)展趨勢(shì)帶來的挑戰(zhàn)和機(jī)遇。圓片級(jí)芯片尺寸封裝技術(shù)滿足了電子產(chǎn)品向更加小型、更多功能、更高可靠性對(duì)電路組件的要求。然而圓片級(jí)芯片尺寸封裝也面臨著一些問題，隨著芯片變的小而薄，而且其側(cè)壁沒有保護(hù)，在SMT時(shí)芯片的取放會(huì)造成邊角應(yīng)力，甚至芯片碎裂。

發(fā)明內(nèi)容

本實(shí)用新型的目的在于克服上述不足，提供一種側(cè)壁絕緣保護(hù)、不易漏電或短路、提高可靠性的包覆型芯片尺寸封裝結(jié)構(gòu)。

本實(shí)用新型的目的是這樣實(shí)現(xiàn)的：

本實(shí)用新型一種包覆型芯片尺寸封裝結(jié)構(gòu)，其包括硅基本體和芯片電極，所述硅基本體的正面設(shè)置鈍化層并開設(shè)鈍化層開口，所述芯片電極由背面嵌入硅基本體的正面，所述鈍化層開口露出芯片電極的正面。

所述鈍化層的上表面設(shè)置介電層Ⅰ并開設(shè)介電層Ⅰ開口，所述介電層Ⅰ開口露出芯片電極的正面，所述介電層Ⅰ不覆蓋到鈍化層的邊緣；

所述芯片電極的上表面設(shè)置凸塊底部金屬，所述凸塊底部金屬由下而上依次包括金屬種子層Ⅰ、金屬層Ⅰ，并在金屬層Ⅰ上設(shè)置焊球；

所述硅基本體的四周和背面設(shè)置包封層Ⅰ，所述包封層Ⅰ向上延展覆蓋鈍化層的裸露部分，其上表面與介電層Ⅰ的上表面齊平，所述包封層Ⅰ為一體結(jié)構(gòu)。

可選地，所述硅基本體的側(cè)壁是垂直的。

可選地， 所述硅基本體的側(cè)壁設(shè)有臺(tái)階。

可選地，所述硅基本體的背面設(shè)置硅基加強(qiáng)層。

本實(shí)用新型一種包覆型芯片尺寸封裝結(jié)構(gòu)，其包括硅基本體和芯片電極，所述硅基本體的正面設(shè)置鈍化層并開設(shè)鈍化層開口，所述芯片電極由背面嵌入硅基本體的正面，所述鈍化層開口露出芯片電極的正面，所述鈍化層的上表面設(shè)置介電層Ⅰ并開設(shè)介電層Ⅰ開口，所述介電層Ⅰ開口露出芯片電極的正面，所述介電層Ⅰ不覆蓋到鈍化層的邊緣，其上依次覆蓋金屬種子層Ⅰ、金屬層Ⅰ和介電層Ⅱ，所述介電層Ⅱ開設(shè)介電層開口露出金屬層Ⅰ；

所述金屬層Ⅰ的上表面設(shè)置凸塊底部金屬Ⅱ，所述凸塊底部金屬Ⅱ由下而上依次包括金屬種子層Ⅱ、金屬層Ⅱ，并在金屬層Ⅱ上設(shè)置焊球；

所述硅基本體的四周和背面設(shè)置包封層Ⅱ，所述包封層Ⅱ向上延展覆蓋鈍化層的裸露部分，其上表面與介電層Ⅱ的上表面齊平，所述包封層Ⅱ?yàn)橐惑w結(jié)構(gòu)。

可選地，所述硅基本體的側(cè)壁是垂直的。

可選地， 所述硅基本體的側(cè)壁設(shè)有臺(tái)階。

可選地，所述硅基本體的背面設(shè)置硅基加強(qiáng)層。

本實(shí)用新型的有益效果是：

1、本實(shí)用新型包覆型芯片封裝結(jié)構(gòu)側(cè)壁和邊角設(shè)置保護(hù)，加強(qiáng)了芯片拐角處的抗應(yīng)力破裂強(qiáng)度，避免了芯片切割造成的芯片碎角或者側(cè)壁開裂，同時(shí)降低了SMT時(shí)芯片取放造成芯片碎角、芯片碎裂等缺陷的發(fā)生幾率，減少了漏電流的產(chǎn)生，提高了芯片的可靠性能，改善了芯片的良率；

2、本實(shí)用新型包覆型芯片封裝結(jié)構(gòu)上表面邊緣、四周和下表明設(shè)置的包封層為一體結(jié)構(gòu)，與同類產(chǎn)品如扇出型芯片尺寸封裝技術(shù)封裝的結(jié)構(gòu)相比增強(qiáng)了包封層與側(cè)壁的結(jié)合力，不容易因受力而脫落。

附圖說明

圖1為本實(shí)用新型一種包覆型芯片尺寸封裝結(jié)構(gòu)的正面示意圖；

圖2A、2B為本實(shí)用新型一種包覆型芯片尺寸封裝結(jié)構(gòu)的實(shí)施例一的A-A剖面示意圖；

圖3為本實(shí)用新型一種包覆型芯片尺寸封裝結(jié)構(gòu)的實(shí)施例二的A-A剖面示意圖；

圖4A、4B為本實(shí)用新型一種包覆型芯片尺寸封裝結(jié)構(gòu)的實(shí)施例三的剖面示意圖；

其中：

硅基本體111

芯片電極113

包封層Ⅰ121

包封層Ⅱ123

鈍化層210

鈍化層開口213

介電層Ⅰ310

介電層Ⅰ開口311

金屬種子層Ⅰ410

金屬層Ⅰ510

介電層Ⅱ320

介電層Ⅱ開口321

金屬種子層Ⅱ420

金屬層Ⅱ520

焊球600。

具體實(shí)施方式

下面結(jié)合附圖對(duì)本實(shí)用新型的具體實(shí)施方式進(jìn)行詳細(xì)說明。

實(shí)施例一