[實用新型]一種基于FPGA的運動目標檢測跟蹤裝置

有效

• 申請號: 201720824335.4
• 申請日: 2017-07-10
• 公開（公告）號: CN207070194U
• 公開（公告）日: 2018-03-02
• 發明（設計）人: 李彬華;陶勇;毛櫳嘩
• 申請（專利權）人: 昆明理工大學
• 主分類號: H04N5/232
• 分類號: H04N5/232;H04N5/14
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本實用新型涉及一種基于FPGA的運動目標檢測跟蹤裝置，屬于圖像處理技術領域和電子系統技術領域。

背景技術

視覺是人們認識世界最重要的手段，機器視覺與感知是自動化領域的關鍵技術，視頻圖像處理則是視覺感知的基礎，并成為研究與應用開發的熱點問題而這其中又以運動目標檢測和跟蹤為熱點中的熱點。

視頻監控技術興起與20世紀70年代末，從開始的簡單展示場景的信息，減少人的工作量，到逐漸開始研究移動目標的檢測跟蹤，提供更多的信息。目前，視頻目標檢測及跟蹤已被廣泛的運用在人們生活的各個方面，例如交通，國防，航空航天等等。

目前，運動目標的檢測跟蹤算法的研究和實現，通常使用的是計算機平臺。雖然計算機平臺能采用高級語言編程，但是計算機平臺有體積大、功耗高、處理速度慢、實時性差等缺點，這些都制約了研究的進一步發展。

隨著現代微電子技術的發展，現場可編程門陣列（即FPGA）器件應運而生，使以往龐大復雜的數字系統得以小型化，使片上系統成為可能。FPGA內部具有了大量的可配置邏輯資源、PLL資源、片上RAM資源、DSP運算單元等。并且具有并行的硬件結構及流水線處理方式，能夠突破軟件上的計算速度，實現算法的硬件加速。所以，將FPGA用于運動目標的檢測跟蹤是可能的，對于此類視覺處理系統的實時化、小型化或微型化具有重要的意義和實用價值。

發明內容

本實用新型要解決的技術問題是：本實用新型提供一種基于FPGA的運動目標檢測跟蹤裝置，用于解決現有的運動目標檢測跟蹤裝置速度慢、體積大、功耗高的問題。

本實用新型技術方案是：一種基于FPGA的運動目標檢測跟蹤裝置，包括FPGA主芯片1、CMOS攝像頭模塊3、DDR3存儲模塊6、VGA顯示器9；FPGA主芯片1包括CMOS驅動模塊2、圖像前處理模塊4、DDR3控制模塊5、圖像后處理模塊7、VGA顯示模塊8；CMOS驅動模塊2、CMOS攝像頭模塊3、圖像前處理模塊4、DDR3控制模塊5、DDR3存儲模塊6、圖像后處理模塊7、VGA顯示模塊8、VGA顯示器9依次相連接。

所述CMOS驅動模塊2用于對CMOS攝像頭模塊3寄存器配置，使得CMOS攝像頭模塊3能正常的工作采集圖像；

所述CMOS攝像頭模塊3用于采集運動目標圖像；

所述圖像前處理模塊4用于對采集到的運動目標圖像噪聲處理；

所述DDR3控制模塊5用于實現DDR3存儲模塊6的寫入和讀出功能；

所述DDR3存儲模塊6用于緩存來自圖像前處理模塊4的數據，然后再把緩存的數據輸出到圖像后處理模塊7；

所述圖像后處理模塊7用于運動目標的檢測和跟蹤；

所述VGA顯示模塊8用于接收來自圖像后處理模塊7的數據，將圖像顯示在VGA顯示器9上。

所述FPGA主芯片1采用Spartan6系列的XC6SLX16芯片；所述CMOS攝像頭模塊3采用500W高清CMOS攝像頭OV5640；所述DDR3存儲模塊6采用1Gb的MT41J64M16；

所述CMOS攝像頭模塊3與FPGA主芯片BANK 1連接；

CMOS_XCLK與FPGA主芯片1的H17管腳相連；CMOS_PCLK與FPGA主芯片1的H18管腳相連；CMOS_PWDN與FPGA主芯片1的L17管腳相連；CMOS_RESET與FPGA主芯片1的K18管腳相連；CMOS_VSYNC與FPGA主芯片1的U17管腳相連；CMOS_HREF與FPGA主芯片1的T18管腳相連；CMOS_D0與FPGA主芯片1的M16管腳相連；CMOS_D1與FPGA主芯片1的L18管腳相連；CMOS_D2與FPGA主芯片1的N17管腳相連；CMOS_D3與FPGA主芯片1的M18管腳相連；CMOS_D4與FPGA主芯片1的P17管腳相連；CMOS_D5與FPGA主芯片1的N18管腳相連；CMOS_D6與FPGA主芯片1的N15管腳相連；CMOS_D7與FPGA主芯片1的P18管腳相連；CMOS_SCLK與FPGA主芯片1的T17管腳相連；CMOS_SDAT與FPGA主芯片的N16管腳相連。