[實(shí)用新型]一種基于FPGA的運(yùn)動(dòng)目標(biāo)檢測(cè)跟蹤裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201720824335.4
• 申請(qǐng)日: 2017-07-10
• 公開(kāi)（公告）號(hào): CN207070194U
• 公開(kāi)（公告）日: 2018-03-02
• 發(fā)明（設(shè)計(jì)）人: 李彬華;陶勇;毛櫳嘩
• 申請(qǐng)（專(zhuān)利權(quán)）人: 昆明理工大學(xué)
• 主分類(lèi)號(hào): H04N5/232
• 分類(lèi)號(hào): H04N5/232;H04N5/14
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

1.一種基于FPGA的運(yùn)動(dòng)目標(biāo)檢測(cè)跟蹤裝置，其特征在于：包括FPGA主芯片（1）、CMOS攝像頭模塊（3）、DDR3存儲(chǔ)模塊（6）、VGA顯示器（9）；FPGA主芯片（1）包括CMOS驅(qū)動(dòng)模塊（2）、圖像前處理模塊（4）、DDR3控制模塊（5）、圖像后處理模塊（7）、VGA顯示模塊（8）；CMOS驅(qū)動(dòng)模塊（2）、CMOS攝像頭模塊（3）、圖像前處理模塊（4）、DDR3控制模塊（5）、DDR3存儲(chǔ)模塊（6）、圖像后處理模塊（7）、VGA顯示模塊（8）、VGA顯示器（9）依次相連接。

2.根據(jù)權(quán)利要求1所述的基于FPGA的運(yùn)動(dòng)目標(biāo)檢測(cè)跟蹤裝置，其特征在于：

所述CMOS驅(qū)動(dòng)模塊（2）用于對(duì)CMOS攝像頭模塊（3）寄存器配置，使得CMOS攝像頭模塊（3）能正常的工作采集圖像；

所述CMOS攝像頭模塊（3）用于采集運(yùn)動(dòng)目標(biāo)圖像；

所述圖像前處理模塊（4）用于對(duì)采集到的運(yùn)動(dòng)目標(biāo)圖像噪聲處理；

所述DDR3控制模塊（5）用于實(shí)現(xiàn)DDR3存儲(chǔ)模塊（6）的寫(xiě)入和讀出功能；

所述DDR3存儲(chǔ)模塊（6）用于緩存來(lái)自圖像前處理模塊（4）的數(shù)據(jù)，然后再把緩存的數(shù)據(jù)輸出到圖像后處理模塊（7）；

所述圖像后處理模塊（7）用于運(yùn)動(dòng)目標(biāo)的檢測(cè)和跟蹤；

所述VGA顯示模塊（8）用于接收來(lái)自圖像后處理模塊（7）的數(shù)據(jù)，將圖像顯示在VGA顯示器（9）上。

3.根據(jù)權(quán)利要求1所述的基于FPGA的運(yùn)動(dòng)目標(biāo)檢測(cè)跟蹤裝置，其特征在于：所述FPGA主芯片（1）采用Spartan6系列的XC6SLX16芯片；所述CMOS攝像頭模塊（3）采用500W高清CMOS攝像頭OV5640；所述DDR3存儲(chǔ)模塊（6）采用1Gb的MT41J64M16。

4.根據(jù)權(quán)利要求1或2所述的基于FPGA的運(yùn)動(dòng)目標(biāo)檢測(cè)跟蹤裝置，其特征在于：所述CMOS攝像頭模塊（3）與FPGA主芯片BANK 1連接；

CMOS_XCLK與FPGA主芯片（1）的H17管腳相連；CMOS_PCLK與FPGA主芯片（1）的H18管腳相連；CMOS_PWDN與FPGA主芯片（1）的L17管腳相連；CMOS_RESET與FPGA主芯片（1）的K18管腳相連；CMOS_VSYNC與FPGA主芯片（1）的U17管腳相連；CMOS_HREF與FPGA主芯片（1）的T18管腳相連；CMOS_D0與FPGA主芯片（1）的M16管腳相連；CMOS_D1與FPGA主芯片（1）的L18管腳相連；CMOS_D2與FPGA主芯片（1）的N17管腳相連；CMOS_D3與FPGA主芯片（1）的M18管腳相連；CMOS_D4與FPGA主芯片（1）的P17管腳相連；CMOS_D5與FPGA主芯片（1）的N18管腳相連；CMOS_D6與FPGA主芯片（1）的N15管腳相連；CMOS_D7與FPGA主芯片（1）的P18管腳相連；CMOS_SCLK與FPGA主芯片（1）的T17管腳相連；CMOS_SDAT與FPGA主芯片的N16管腳相連。

5.根據(jù)權(quán)利要求1或2所述的基于FPGA的運(yùn)動(dòng)目標(biāo)檢測(cè)跟蹤裝置，其特征在于：所述VGA顯示模塊（8）與FPGA主芯片BANK0、BANK1連接；VGA_R0與FPGA主芯片（1）的F13管腳相連；VGA_R1與FPGA主芯片（1）的D14管腳相連；VGA_R2與FPGA主芯片（1）的C13管腳相連；VGA_R3與FPGA主芯片（1）的E13管腳相連；VGA_R4與FPGA主芯片（1）的F14管腳相連；VGA_G0與FPGA主芯片（1）的C14管腳相連；VGA_G1與FPGA主芯片（1）的A15管腳相連；VGA_G2與FPGA主芯片（1）的A12管腳相連；VGA_G3與FPGA主芯片（1）的A13管腳相連；VGA_G4與FPGA主芯片（1）的C15管腳相連；VGA_G5與FPGA主芯片（1）的A14管腳相連；VGA_B0與FPGA主芯片（1）的B14相連；VGA_B1與FPGA主芯片（1）的A16相連；VGA_B2與FPGA主芯片（1）的F16相連；VGA_B3與FPGA主芯片（1）的F15相連；VGA_B4與FPGA主芯片（1）的B16相連；VGA_VS與FPGA主芯片（1）的C18相連；VGA_HS與FPGA主芯片（1）的C17相連。