[實用新型]一種基于FPGA的數字頻率計

有效

• 申請號: 201720807116.5
• 申請日: 2017-07-05
• 公開（公告）號: CN207036956U
• 公開（公告）日: 2018-02-23
• 發明（設計）人: 周立
• 申請（專利權）人: 安徽師范大學
• 主分類號: G01R23/02
• 分類號: G01R23/02
• 代理公司: 北京元本知識產權代理事務所11308
• 代理人: 范奇

1.一種基于FPGA的數字頻率計，其特征在于：包括放大整形電路(1)、FPGA控制電路(2)、信號發生電路(3)、門控電路(4)以及計數器(5)，所述放大整形電路(1)的輸入端連接輸入信號，放大整形電路(1)的輸出端連接FPGA控制電路(2)的一個輸入端，所述信號發生電路(3)的輸出端連接門控電路(4)的輸入端，所述門控電路(4)的輸出端連接FPGA控制電路(2)的另一個輸入端，所述FPGA控制電路(2)的輸出端連接計數器(5)的輸入端，所述計數器(5)的輸出端連接輸出信號。

2.如權利要求1所述的一種基于FPGA的數字頻率計，其特征在于：所述放大整形電路(1)包括第一電容C1，所述第一電容C1的一端連接輸入信號，第一電容C1的另一端連接第一電阻R1的一端，所述第一電阻R1的另一端分別連接第一二極管D1的正極、第二二極管D2的負極、第二電阻R2的一端以及第一非門U1的輸入端，所述第一二極管D1的負極連接電源，第二二極管D2的正極接地，所述第二電阻R2的另一端分別連接第一非門U1的輸出端以及第二非門U2的輸入端，所述第二非門U2的輸出端連接FPGA控制電路(2)的一個輸入端。

3.如權利要求2所述的一種基于FPGA的數字頻率計，其特征在于：所述門控電路(4)包括第三電阻R3、第四電阻R4、第五電阻R5，所述第三電阻R3的一端、第四電阻R4的一端、第五電阻R5的一端分別連接信號發生電路(3)的輸出端以及電源，第三電阻R3的另一端分別連接第一開關的一端以及FPGA控制電路(2)的另一個輸入端，第四電阻R4的另一端分別連接第二開關的一端以及FPGA控制電路(2)的另一個輸入端，第五電阻R5的另一端分別連接第三開關的一端以及FPGA控制電路(2)的另一個輸入端，所述第一開關的另一端、第二開關的另一端、第三開關的另一端均接地。

4.如權利要求1所述的一種基于FPGA的數字頻率計，其特征在于：所述FPGA控制電路(2)包括控制芯片，所述控制芯片的型號為Altera公司生產的EP4CE10芯片。

5.如權利要求1～4任意一項所述的一種基于FPGA的數字頻率計，其特征在于：所述計數器(5)為6位數碼管顯示電路。