[實用新型]一種基于FPGA的數字頻率計

有效

• 申請號: 201720807116.5
• 申請日: 2017-07-05
• 公開（公告）號: CN207036956U
• 公開（公告）日: 2018-02-23
• 發明（設計）人: 周立
• 申請（專利權）人: 安徽師范大學
• 主分類號: G01R23/02
• 分類號: G01R23/02
• 代理公司: 北京元本知識產權代理事務所11308
• 代理人: 范奇

技術領域

本實用新型涉及一種數字頻率計，特別涉及一種基于FPGA的數字頻率計。

背景技術

在電子技術領域中，頻率是一個基本的參數，頻率是指電子器件單位時間內完成周期性變化的次數，因此，為了更好測試器件性能和信號質量，數字頻率計就顯得尤為重要。

傳統的數字頻率計通過普通的硬件電路組合來實現，由于電子元器件之間的互相干擾，影響數字頻率計測量的準確性，而且傳統的數字頻率計體積較大，無法適應現今電子行業的發展要求。

實用新型內容

本實用新型為了克服上述現有技術的不足，提供了一種抗干擾性能強、體積小的數字頻率計。

要解決以上所述的技術問題，本實用新型采取的技術方案為：

一種基于FPGA的數字頻率計包括放大整形電路、FPGA控制電路、信號發生電路、門控電路以及計數器，所述放大整形電路的輸入端連接輸入信號，放大整形電路的輸出端連接FPGA控制電路的一個輸入端，所述信號發生電路的輸出端連接門控電路的輸入端，所述門控電路的輸出端連接FPGA控制電路的另一個輸入端，所述FPGA控制電路的輸出端連接計數器的輸入端，所述計數器的輸出端連接輸出信號。

優選的，所述放大整形電路包括第一電容C1，所述第一電容C1的一端連接輸入信號，第一電容C1的另一端連接第一電阻R1的一端，所述第一電阻R1的另一端分別連接第一二極管D1的正極、第二二極管D2的負極、第二電阻R2的一端以及第一非門U1的輸入端，所述第一二極管D1的負極連接電源，第二二極管D2的正極接地，所述第二電阻R2的另一端分別連接第一非門U1的輸出端以及第二非門U2的輸入端，所述第二非門U2的輸出端連接FPGA控制電路的一個輸入端。

優選的，所述門控電路包括第三電阻R3、第四電阻R4、第五電阻R5，所述第三電阻R3的一端、第四電阻R4的一端、第五電阻R5的一端分別連接信號發生電路的輸出端以及電源，第三電阻R3的另一端分別連接第一開關的一端以及FPGA控制電路的另一個輸入端，第四電阻R4的另一端分別連接第二開關的一端以及FPGA控制電路的另一個輸入端，第五電阻R5的另一端分別連接第三開關的一端以及FPGA控制電路的另一個輸入端，所述第一開關的另一端、第二開關的另一端、第三開關的另一端均接地。

優選的，所述FPGA控制電路包括控制芯片，所述控制芯片的型號為Altera公司生產的EP4CE10芯片。

進一步的，所述計數器為6位數碼管顯示電路。

本實用新型的有益效果為：

(1)、本實用新型包括放大整形電路、FPGA控制電路、信號發生電路、門控電路以及計數器，所述FPGA控制電路包括控制芯片，所述控制芯片的型號為Altera公司生產的EP4CE10芯片，此芯片的集成度高，僅需搭建簡單的外圍電路即可實現控制功能，本實用新型體積小、功耗低、成本低，而且維護簡易，適合大量生產。

(2)、所述放大整形電路的結構簡單，所述放大整形電路、FPGA控制電路、信號發生電路、門控電路、計數器分別為獨立的模塊，彼此間不存在相互干擾，因此本實用新型的抗干擾能力強。

附圖說明

下面對本實用新型說明書中每幅附圖表達的內容及圖中的標記作簡要說明：

圖1為本實用新型的組成連接框圖；

圖2為本實用新型的放大整形電路的電路原理圖；

圖3為本實用新型的門控電路的電路原理圖。

圖中的附圖標記含義如下：

1—放大整形電路 2—FPGA控制電路 3—信號發生電路

4—門控電路 5—計數器

具體實施方式

下面對照附圖，對本實用新型的具體實施方式如所涉及的各構件的形狀、構造、各部分之間的相互位置及連接關系、各部分的作用及工作原理等作進一步的詳細說明：

如圖1所示，一種基于FPGA的數字頻率計包括放大整形電路1、FPGA控制電路2、信號發生電路3、門控電路4以及計數器5，所述放大整形電路1的輸入端連接輸入信號，放大整形電路1的輸出端連接FPGA控制電路2的一個輸入端，所述信號發生電路3的輸出端連接門控電路4的輸入端，所述門控電路4的輸出端連接FPGA控制電路2的另一個輸入端，所述FPGA控制電路2的輸出端連接計數器5的輸入端，所述計數器5的輸出端連接輸出信號。

放大整形電路1、FPGA控制電路2、信號發生電路3、門控電路4以及計數器5分別為獨立的模塊，彼此間不存在相互干擾，將各個電路通過編程集成到一塊硅片上，縮小了電路的體積。