[實用新型]信號分配器

有效

• 申請號: 201720653631.2
• 申請日: 2017-06-07
• 公開（公告）號: CN206946246U
• 公開（公告）日: 2018-01-30
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 深圳光啟合眾科技有限公司
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,盧軍峰

1.一種信號分配器，用于飛控計算機與舵機的連接，其特征在于，包括：

隔離電路，所述隔離電路接收從所述飛控計算機發送過來的輸入差分信號，并對所述輸入差分信號進行隔離而輸出隔離信號；

延遲電路，連接于所述隔離電路，所述延遲電路對所述隔離信號進行延遲；以及

轉換輸出電路，連接于所述延遲電路，所述轉換輸出電路將延遲后的所述隔離信號轉換為輸出差分信號，所述輸出差分信號被分配至多個舵機。

2.根據權利要求1所述的信號分配器，其特征在于，所述隔離電路包括隔離芯片；

其中，所述隔離芯片的第一輸入端接收所述輸入差分信號；所述隔離芯片的輸出端連接至所述延遲電路并輸出所述隔離信號。

3.根據權利要求2所述的信號分配器，其特征在于，所述延遲電路包括第一延遲電路，所述第一延遲電路對所述隔離信號進行延遲，并將延遲后的所述隔離信號發送至所述轉換輸出電路；

其中，所述第一延遲電路包括：依次連接的第一延遲芯片、第二延遲芯片、和第三延遲芯片；

其中，所述第一延遲芯片的輸入端接收所述隔離信號，所述第一延遲芯片的輸出端連接至所述第二延遲芯片的輸入端；所述第三延遲芯片的輸入端連接至所述第二延遲芯片的輸出端，所述第三延遲芯片的輸出端連接至所述轉換輸出電路并輸出延遲后的所述隔離信號。

4.根據權利要求3所述的信號分配器，其特征在于，

所述第二延遲芯片配置為下降沿觸發且不再觸發的模式。

5.根據權利要求4所述的信號分配器，其特征在于，

所述第三延遲芯片配置為上升沿觸發且再觸發的模式。

6.根據權利要求3所述的信號分配器，其特征在于，所述轉換輸出電路包括：轉換輸出芯片；

其中，所述轉換輸出芯片的輸入端連接至所述第一延遲電路并接收延遲后的所述隔離信號，所述轉換輸出芯片的輸出端連接至所述多個舵機，以將所述輸出差分信號分配至所述多個舵機。

7.根據權利要求3所述的信號分配器，其特征在于，所述延遲電路還包括控制所述隔離芯片的使能端的第二延遲電路；

其中，所述第二延遲電路包括：依次連接的第四延遲芯片、第五延遲芯片、和第六延遲芯片；

其中，所述第四延遲芯片的輸入端連接至所述轉換輸出電路，第四延遲芯片的輸出端連接至所述第五延遲芯片的輸入端；所述第六延遲芯片的輸入端連接至所述第五延遲芯片的輸出端，所述第六延遲芯片的輸出端連接至所述隔離芯片的使能端。

8.根據權利要求7所述的信號分配器，其特征在于，所述第二延遲電路還包括第七延遲芯片；

其中，所述第七延遲芯片的輸入端連接至所述第四延遲芯片的輸出端，所述第七延遲芯片的輸出端連接至所述隔離芯片的第二輸入端。

9.根據權利要求8所述的信號分配器，其特征在于，所述延遲電路還包括：多個配置電阻器，分別對應連接于所述第一延遲芯片至所述第七延遲芯片，所述多個配置電阻器對相應的所述第一延遲芯片至所述第七延遲芯片進行配置以延遲時間。

10.根據權利要求1-9任一項所述的信號分配器，其特征在于，所述信號分配器是RS485信號分配器。