[實用新型]一種集成電路SOT半導體新型引線框封裝結構

有效

• 申請號: 201720648489.2
• 申請日: 2017-06-06
• 公開（公告）號: CN207082525U
• 公開（公告）日: 2018-03-09
• 發明（設計）人: 陳林;鄭天鳳;朱仕鎮;韓壯勇;朱文鋒;吳富友;劉志華;劉群英;朱海濤;張團結;王鵬飛;曹丙平;周貝貝
• 申請（專利權）人: 深圳市三聯盛科技股份有限公司
• 主分類號: H01L23/495
• 分類號: H01L23/495;H01L23/367
• 代理公司: 深圳市深軟翰琪知識產權代理有限公司44380
• 代理人: 吳雅麗,孫勇娟

技術領域

本實用新型屬于集成電路封裝技術領域，具體涉及一種SOT貼片封裝的引線框封裝結構。

背景技術

IC芯片的封裝包括貼片式和雙列直插式，其中，貼片是電子產品小型化、微型化的產物，在焊裝時，它不需要過孔，焊接面和器件在一面，這樣的器件形式，被叫做貼片封裝。貼片封裝是一類的封裝技術的統一稱呼，它包括多種封裝形式和技術，其中有SOP(small out-line package)、SOT(small out-line transistor)、QFP(quad flat package)、BQFP(quad flat package with bumper)、PLCC(plastic leaded chip carrier)、QFN(quad flat non-leaded package)、PGA(butt jointpin grid array)、BGA(ball grid array)等等。

其中，SOT系列主要有SOT-23、SOT-223、SOT-25、SOT-26、SOT323、SOT-89等。當電子產品尺寸不斷縮小時，其內部使用的半導體器件也必須變小，所以更小的半導體器件使得電子產品能夠更小、更輕、更便攜，相同尺寸包含的功能更多。對于半導體器件，其價值最好的體現在：PCB占用空間和封裝總高度上，優化了這些參數才能在更小的PCB上更緊湊地布局。SOT封裝既大大降低了高度，又顯著減小了PCB占用空間。現有的SOT半導體封裝的引線框架一般包括基島、芯片、電源輸入腳、地線腳和輸出腳，其芯片設置在基島上，在電源輸入腳加設了電壓后，工作時造成芯片溫度升高，長期使用時，還會導致靜態漏電流逐漸增大而消耗過多的電能，造成不必要的能量浪費，還會導致芯片性能的失效。

實用新型內容

因此，針對上述的問題，本實用新型提出一種集成電路SOT半導體新型引線框封裝結構，對現有的SOT引線框結構進行改進，使防止靜態漏電流的產生，而且還能進一步加強芯片的散熱效果。

為了解決上述技術問題，本實用新型所采用的技術方案是，一種集成電路SOT半導體新型引線框封裝結構，包括基島以及基島上設置的芯片；所述基島上具有用于放置芯片的區域以及一長條形的凹槽，該凹槽橫跨放置芯片的區域而設置，且凹槽的長度大于放置芯片的區域的長度；其中具體的，該凹槽的長度d1大于芯片的最大長度(該最大長度為安裝時沿凹槽延伸的方向測量的芯片的最大的長度)，且d1小于基島的長度(沿凹槽延伸的方向測量的長度)；所述凹槽內填充有導熱硅脂，放置芯片的區域涂覆有絕緣散熱硅膠，芯片固定于絕緣散熱硅膠之上。

進一步的，凹槽的寬度d2滿足：0.05<d2<0.12mm(毫米)。

進一步的，所述凹槽的深度h滿足：0.05<h<0.18mm。

進一步優選的，所述凹槽的長度還滿足d1<1.3mm。

進一步的，該引線框封裝結構還包括電源輸入腳、電源輸出腳和地線腳，芯片的上表面還設有輸入焊盤、輸出焊盤和接地焊盤，電源輸入腳通過金絲鍵合連接輸入焊盤，電源輸出腳通過金絲鍵合連接輸出焊盤，地線腳通過金絲鍵合連接接地焊盤。

本實用新型采用上述方案，與現有技術相比，通過在基島上開設長條形的凹槽，并設置凹槽的具體參數，可防止電源輸入腳的電壓透過絕緣膠、芯片漏電現象的發生，進而很好的防止了靜態漏電流的產生；同時，凹槽內設置導熱硅脂，也即用導熱硅脂填充芯片和引線框封裝結構，不僅可填補芯片與散熱片之間的空隙，而且提高了熱傳導效率，可使芯片上的熱量由凹槽內的導熱硅脂而引導至引線框封裝上，防止工作時造成芯片熱量的集中，從而起到良好的散熱的效果。

附圖說明

圖1為本實用新型的實施例的引線框封裝結構的示意圖一(未放置芯片)；

圖2為本實用新型的實施例的引線框封裝結構的示意圖二(放置芯片后)。

具體實施方式

下面詳細描述本實用新型的實施例，所述實施例的示例在附圖中示出，其中自始至終相同或類似的標號表示相同或類似的元件或具有相同或類似功能的元件。下面通過參考附圖描述的實施例是示例性的，僅用于解釋本實用新型，而不能理解為對本實用新型的限制。