[實用新型]一種用于檢測平面VDMOS柵擊穿的測試結構有效

申請號：	201720569645.6	申請日：	2017-05-22
公開（公告）號：	CN206878006U	公開（公告）日：	2018-01-12
發明（設計）人：	肖添;唐昭煥;王斌;吳雪;劉勇;鐘怡;楊永暉;胡鏡影;李孝權;黃彬	申請（專利權）人：	重慶中科渝芯電子有限公司
主分類號：	H01L29/78	分類號：	H01L29/78;H01L29/06;H01L23/58
代理公司：	重慶大學專利中心50201	代理人：	王翔
地址：	401332 ***	國省代碼：	重慶;85
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	一種用于檢測平面 vdmos 擊穿測試結構
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

技術領域

本實用新型涉及半導體功率器件領域，具體是一種用于檢測平面VDMOS柵擊穿的測試結構。

背景技術

垂直雙擴散功率MOSFET(VDMOS：Vertical Double-diffusion Metal Oxide Semiconductor)器件因其具有功耗低、開關速度快、驅動能力強、負溫度系數等優點，而廣泛用于應用于電機調速、逆變器、電子開關、汽車電器和電子鎮流器等,是功率集成電路及功率集成系統的核心元器件之一。

作為MOS器件核心的柵氧工藝，其對器件的關鍵參數和長期可靠性有至關重要的作用。柵氧質量惡化會導致閾值電壓漂移、柵漏電增加等問題，隨著工藝尺寸的減小，柵氧的質量越發成為MOS器件的研究熱點之一。

柵氧化層完整性(GOI)測試是評估柵氧能力的主要手段。現有技術中包括一種柵氧介質測試結構，介紹了一種短工藝流程即可實現的，基于襯底、柵極、柵氧層和多晶硅極板組成的類似平板電容的測試結構，可以精確的反映柵氧質量的好壞。

但對于實際的VDMOS器件，我們希望了解的是真實的器件柵擊穿，這時，單純用平板電容測試結構來表征器件的柵擊穿能力是不全面的，應該使用柵源擊穿(VGS)和柵漏擊穿(VGD)來描述整個器件的柵氧特性。

如圖2所示的器件結構中，柵擊穿實際由兩個通路決定：第一，與常規結構平板電容類似的多晶硅——柵氧——襯底阱區和源區通路；第二，經過多晶刻蝕、側壁氧化、介質淀積和金屬互聯而形成的多晶硅——側壁介質層——頂層金屬回路。VGD只包含第一個回路，而VGS則包含了這兩個回路，所以對于全流程結構下的柵擊穿，用VGS來評估起能力是相對全面和真實的。

在理想的情況下，回路二由于介質層厚度較大，并不是影響柵擊穿的主要因素。但在實際的VDMOS加工流程中，我們通常在多晶刻蝕后的工藝中會采用多晶氧化或帶氧氣氛圍的退火處理，在已摻雜和刻蝕的多晶硅表面形成多晶氧化層，防止被摻雜的多晶硅在后續的高溫制程中暴露在外而導致雜質析出。而這會導致已刻蝕的多晶硅底部形成一個類似于鳥嘴的結構如圖3，使得原本應該在多晶硅底部垂直分布的電場線在尖角處集中分布，降低了柵擊穿。另一方面，實際的VDMOS版圖中，多晶硅柵是以條形或矩形整列交替排布的如圖4，在多晶刻蝕區尺寸較小時，相鄰的多晶硅柵會因為負載效應而導致其側壁的介質覆蓋形貌與孤立的多晶電容板產生差異。

基于以上兩點，傳統的柵擊穿測試結構并不能真實的反應整個制造流程后器件實際的柵擊穿特性。

實用新型內容

本實用新型的目的是解決現有的柵擊穿測試結構不能真實反映整個制造流程后器件實際的柵擊穿特性的問題。

為實現本實用新型目的而采用的技術方案是這樣的，一種用于檢測平面VDMOS柵擊穿的測試結構，其特征在于，包括外延層、阱區、源區、柵氧層、介質層、開孔區、金屬層、多晶電容板和多晶保護環。

所述阱區覆蓋在外延層之上的部分表面。

所述源區覆蓋在阱區之上。

所述柵氧層包括中心區域和環狀區域。所述柵氧層的中心區域覆蓋在外延層之上的部分表面，還覆蓋在阱區和源區之上的部分表面。所述柵氧層的環狀區域的一端覆蓋在外延層之上的部分表面，另一端覆蓋在源區之上的部分表面。

所述多晶電容板覆蓋在柵氧層的中心區域之上。

所述多晶保護環覆蓋在柵氧層的環狀區域之上。

所述介質層位于柵氧層的中心區域和環狀區域之間。所述介質層覆蓋在外延層之上的部分表面，所述介質層還覆蓋在源區之上的部分表面。所述介質層與柵氧層、多晶電容板和多晶保護環相接觸。

所述金屬層覆蓋在多晶電容板之上的部分表面、介質層之上的部分表面和源區之上的部分表面。

該測試結構包括兩個PAD。其中，PAD1接襯底，PAD2接多晶電容板。