[實(shí)用新型]一種通用輸入輸出時(shí)序處理器

有效

• 申請(qǐng)?zhí)枺?/td>: 201720528482.7
• 申請(qǐng)日: 2017-05-12
• 公開(kāi)（公告）號(hào): CN206975631U
• 公開(kāi)（公告）日: 2018-02-06
• 發(fā)明（設(shè)計(jì)）人: 葛松芬
• 申請(qǐng)（專利權(quán)）人: 葛松芬
• 主分類號(hào): G06F13/38
• 分類號(hào): G06F13/38;G06F13/40
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

1.一種通用輸入輸出時(shí)序處理器，其特征在于：由總線接口橋、處理器寄存器堆、時(shí)序控制狀態(tài)機(jī)、時(shí)序發(fā)生計(jì)數(shù)器、時(shí)序RAM存儲(chǔ)器、串并轉(zhuǎn)換控制器組成，所述處理器寄存器堆包含多個(gè)序列控制寄存器組，其中：

所述總線接口橋分別連接處理器寄存器堆、時(shí)序RAM存儲(chǔ)器，總線接口橋從總線上接收CPU的各種命令傳遞給各個(gè)寄存器，起到了一個(gè)命令格式轉(zhuǎn)換的作用；

所述處理器寄存器堆連接時(shí)序控制狀態(tài)機(jī)，處理器寄存器堆用于暫存處理器的處理數(shù)據(jù)；

所述時(shí)序控制狀態(tài)機(jī)連接時(shí)序發(fā)生計(jì)數(shù)器，時(shí)序控制狀態(tài)機(jī)由取指控制器、譯碼器、執(zhí)行器組成，取指器用于讀取控制代碼，譯碼器用于分析代碼并翻譯成執(zhí)行器便于執(zhí)行控制的代碼，執(zhí)行器用于配合計(jì)數(shù)器具體實(shí)施控制；

所述時(shí)序發(fā)生計(jì)數(shù)器連接時(shí)序RAM存儲(chǔ)器；

時(shí)序RAM存儲(chǔ)器連接串并轉(zhuǎn)換控制器組，時(shí)序RAM存儲(chǔ)器存儲(chǔ)各個(gè)序列的控制代碼，方便于序列狀態(tài)機(jī)和串并轉(zhuǎn)換控制器的讀取，所述串并轉(zhuǎn)換控制器用于完成位寬轉(zhuǎn)換，從時(shí)序RAM存儲(chǔ)器讀取數(shù)據(jù)，然后依次輸送到指定的引腳上。

2.根據(jù)權(quán)利要求1所述的一種通用輸入輸出時(shí)序處理器，其特征在于：所述序列控制寄存器組中，每個(gè)序列控制寄存器組對(duì)應(yīng)1個(gè)序列控制。

3.根據(jù)權(quán)利要求1所述的一種通用輸入輸出時(shí)序處理器，其特征在于：所述串并轉(zhuǎn)換控制器是雙向的，可從當(dāng)前設(shè)定成輸入的引腳上讀取數(shù)據(jù)，寫入到存儲(chǔ)器的指定位置。