[實(shí)用新型]用于保護(hù)免于靜電放電的設(shè)備和集成電路

有效

• 申請?zhí)枺?/td>: 201720439282.4
• 申請日: 2017-04-24
• 公開（公告）號: CN207320106U
• 公開（公告）日: 2018-05-04
• 發(fā)明（設(shè)計(jì)）人: P·加利;S·阿薩納西烏
• 申請（專利權(quán)）人: 意法半導(dǎo)體有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 北京市金杜律師事務(wù)所11256
• 代理人: 王茂華,董典紅

技術(shù)領(lǐng)域

本發(fā)明的各種實(shí)施例涉及電子設(shè)備，并且特別是被設(shè)計(jì)成用于保護(hù)集成部件免于靜電放電(或根據(jù)本領(lǐng)域技術(shù)人員眾所周知的首字母縮寫ESD)的電子設(shè)備。

背景技術(shù)

在微電子領(lǐng)域，靜電放電通常導(dǎo)致能夠或多或少在一個(gè)或多個(gè)部件的兩個(gè)端子之間強(qiáng)烈流動的電流尖峰，該電流尖峰與該部件的端子兩端的電壓相關(guān)聯(lián)，并且可能會損害此部件或這些部件。

一種用于保護(hù)免于靜電放電的設(shè)備旨在盡可能多的吸收此電流尖峰，以便避免此電流在部件內(nèi)流動，同時(shí)降低其端子兩端的電位降以便與要保護(hù)的部件相兼容。

存在若干種解決方案用于設(shè)計(jì)一種用于保護(hù)免于靜電放電的設(shè)備。例如，可以使用與觸發(fā)電路相關(guān)聯(lián)的混合MOS晶體管(如在申請PCT/EP2011/050740中所描述的)。

例如，此觸發(fā)電路可以是耦合至MOS晶體管的控制電極的阻容式電路。

在體襯底晶體管技術(shù)中，阻容式電路可以包括：MOS晶體管的漏極-柵極電容和漏極-襯底電容、以及在MOS晶體管的外部的耦合在地面與襯底和MOS晶體管的柵極所共有的端子之間的電阻器。對晶體管的本征電容的使用有利地允許位置增益。

然而，在SOI(絕緣體上硅(Silicon-On-Insulator))類型的襯底上制造的晶體管中，這些電容被大大降低并且由此不足以用作阻容式觸發(fā)電路的電容器。

一方面，由于較小的漏極-襯底接觸表面區(qū)域，因此大大降低了漏極-襯底電容，并且另一方面，由于在外延區(qū)域(進(jìn)一步從柵極區(qū)域)上形成的漏極接觸，因此也降低了漏極-柵極電容。

由此，當(dāng)靜電放電發(fā)生在絕緣體上硅類型的襯底上制造的MOS晶體管上時(shí)，晶體管的端子兩端的電壓顯著增加，并且僅當(dāng)其端子兩端的電壓達(dá)到非常高的值(例如7伏特)時(shí)，晶體管借助于漏-源電容變得導(dǎo)通。

當(dāng)達(dá)到7伏特電壓時(shí)，晶體管變得導(dǎo)通，這同時(shí)引起晶體管的端子兩端的電壓降以及流過它的電流的增加。這種現(xiàn)象根據(jù)術(shù)語‘回跳’被本領(lǐng)域技術(shù)人員熟知。

因此，有利的是，限制這種影響，以便使MOS晶體管針對較低的電壓進(jìn)行觸發(fā)，并且由此與所要保護(hù)的負(fù)載相兼容。

實(shí)用新型內(nèi)容

由此，提供了一種用于保護(hù)免于在絕緣體上硅類型的襯底上發(fā)生靜電放電的設(shè)備，該設(shè)備包括阻容式觸發(fā)電路，該阻容式觸發(fā)電路占據(jù)減少的表面區(qū)域，并允許觸發(fā)具有大大衰減的‘回跳’(或者甚至沒有回跳影響)的晶體管。

根據(jù)一方面，提供了一種用于保護(hù)免于靜電放電的設(shè)備，該設(shè)備在位于掩埋隔離層上的半導(dǎo)體薄膜中及其上制造，該掩埋隔離層自身位于半導(dǎo)體阱的頂部上，并且該設(shè)備包括第一端子和第二端子。

該設(shè)備還包括至少一個(gè)模塊，該至少一個(gè)模塊包括至少一個(gè)MOS晶體管，該至少一個(gè)MOS晶體管在該第一端子與該第二端子之間連接并使其柵極區(qū)域、其襯底(或本體)和該阱電耦合。

該模塊還包括至少一個(gè)阻容式電路，該至少一個(gè)阻容式電路被配置成用于當(dāng)靜電放電發(fā)生在該第一端子或該第二端子上時(shí)使該MOS晶體管導(dǎo)通。

該至少一個(gè)阻容式電路與該晶體管的源極區(qū)域、柵極區(qū)域或漏極區(qū)域中的至少一者具有公共部分并且包括電容元件和電阻元件，該電容元件的第一電極包括該電阻元件并且該電容元件的第二電極包括該半導(dǎo)體薄膜的至少一部分。

在此，因?yàn)殡娮桦娐放c晶體管的源極區(qū)域、柵極區(qū)域或漏極區(qū)域中的至少一者具有公共部分，因此電阻電路在晶體管上形成。此外，由于電容元件的第一電極包括電阻元件并且電容元件的第二電極包括半導(dǎo)體薄膜的至少一部分，因此該電阻電路特別緊湊。這在相對于單獨(dú)制造的指定阻容式電路而占據(jù)的表面區(qū)域方面是有利的。

此外，此阻容式電路(被稱為“分布式的”)在此包括用于保護(hù)設(shè)備的觸發(fā)電路，并且關(guān)于回跳影響的衰減特別有效。這種電路的電容耦合相對于傳統(tǒng)阻容式電路得到了進(jìn)一步改善。

當(dāng)阻容式電路與晶體管的漏極區(qū)域具有公共部分時(shí)，對保護(hù)免于從漏極朝源極傳播的ESD放電而言特別有效。

當(dāng)阻容式電路與晶體管的源極區(qū)域具有公共部分時(shí)，對保護(hù)免于從源極朝漏極傳播的ESD放電而言特別有效。

這兩種電容電路的存在使保護(hù)設(shè)備相對于ESD放電的傳播是對稱的。

當(dāng)阻容式電路與晶體管的柵極區(qū)域具有公共部分時(shí)，其改善了電容耦合并允許觸發(fā)低電壓設(shè)備。實(shí)際上，盡管由晶體管的漏極-柵極電容傳輸?shù)男盘枌τ|發(fā)在FDSOI類型的襯底上制造的傳統(tǒng)保護(hù)模塊而言非常弱，然而此信號足夠用于觸發(fā)包括此阻容式電路的模塊。