[實用新型]一種內置肖特基的溝槽式MOS芯片

有效

• 申請號: 201720353391.4
• 申請日: 2017-04-06
• 公開（公告）號: CN206711896U
• 公開（公告）日: 2017-12-05
• 發明（設計）人: 關仕漢
• 申請（專利權）人: 淄博漢林半導體有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06
• 代理公司: 淄博佳和專利代理事務所37223
• 代理人: 孫愛華

技術領域

一種內置肖特基的溝槽式MOS芯片，屬于半導體芯片制造領域。

背景技術

溝槽式MOS管是半導體領域常見的元件，包括源極、柵極和漏極三個接線端，其中柵極為控制端，通過相柵極加載電壓，實現控制源極與漏極之間的通斷，從而起到了控制器件開啟和關斷的目的。傳統的MOS管的關斷和開啟的本質仍然是利用其漏極、源極間的通道及內部寄生體PN結二極管的作用實現，在一些應用線路上此寄生體PN結二極管的反向響應恢復時間較長，因而功耗較高，開關頻率較低。為提高MOS管的開關速度，一種解決方法是在MOS管的源極和漏極之間并聯一個肖特基二極管，利用肖特基二極管開關速度快的特性提高MOS管的開關頻率，但是在MOS管的源極和漏極之間并聯一個肖特基二極管會使電路設置更為復雜且電路體積更大。

在現有技術中，還存在有一種內置肖特基界面的溝槽式MOS芯片，如圖11所示，這種內置肖特基界面的溝槽式MOS管中，在溝槽10的內壁上設置有溝槽內壁氧化硅層17，在溝槽10的內部同時填充有多晶硅16，在溝槽10上端的兩側形成MOS結構，在相鄰兩個溝槽10之間的外延層頂部設置有溝槽間肖特基界面18。這種內置肖特基界面的溝槽式MOS芯片通過在外延層的上表面設置溝槽間肖特基界面18，雖然提高了芯片的開關頻率，但是仍存在有如下不足：（1）如果要通過提高溝槽間肖特基界面18的面積來突出肖特基界面的作用，則需要增加溝槽10之間的間距，因此相同功率的芯片的面積會加大，造成成本增加；反之，相同面積的芯片會影響其功率。（2）肖特基界面為金屬和半導體結合的界面，當芯片接入反向電壓時，反向漏流會經由溝槽間肖特基界面18流出，因此大大增加了芯片漏流的大小。

發明內容

本實用新型要解決的技術問題是：克服現有技術的不足，提供一種在溝槽內設置肖特基芯片，在保證了芯片開關頻率的前提下無需增大芯片體積，同時減小了反向漏流的內置肖特基的溝槽式MOS芯片。

本實用新型解決其技術問題所采用的技術方案是：該內置肖特基的溝槽式MOS芯片，包括襯底以及位于襯底上方的外延層，自外延層的上表面并排設置有若干溝槽，在外延層的頂部相鄰兩個溝槽之間形成MOS結構，其特征在于：溝槽內部通過絕緣層間隔分為上下兩個腔室，在溝槽下側腔室的底面上設置有溝槽底部肖特基界面；在外延層中設置有與外延層半導體類型相反的保護區。

優選的，在所述的溝槽的上下兩個腔室中分別填充有溝槽上部多晶硅和溝槽下部多晶硅。

優選的，在所述的溝槽下部的側壁上設置有溝槽下部氧化硅層。

優選的，所述的保護區位于每一個溝槽的下部且與溝槽間隔設置。

優選的，所述的溝槽下部多晶硅同時連接到MOS芯片的源極。

優選的，所述的絕緣層為設置在溝槽中部和上方側壁上的溝槽上部氧化硅層。

與現有技術相比，本實用新型所具有的有益效果是：

本溝槽式MOS芯片，源極在接入正向電壓反向導通時，此正向電壓大于0.3V而小于0.6V時，尚未達到MOS寄生體二極管的導通電壓，此時位于溝槽底部的溝槽底部肖特基界面開始導通，使得本溝槽式MOS芯片在小電流時的性能大大增強，同時使得本溝槽式MOS芯片相比較傳統的MOS芯片其反向導通的開啟電壓大大降低。

同時由于肖特基芯片位于溝槽的底部，因此大大提高了相同面積芯片上溝槽的密度，使得相同面積芯片下其功率大大提高。

當本溝槽式MOS芯片，漏極接入正向電壓時，由于在溝槽的底部設置有溝槽底部肖特基界面，因為肖特基為多載子的單一載子電流，導通時外延層的載子儲藏量不會增加，避免寄生體二極管的導電調制作用，因而大大減少寄生體二極管內的雙載子儲存的數量，因此在本溝槽式MOS芯片回到反向偏壓的情況其反向恢復的電流及反向恢復時間大大縮小，功耗也相對降低或者開關頻率可以相應提高。而通過在溝槽的下方間隔設置溝槽下部P型區，溝槽下部P型區與其周圍的N型外延層之間形成PN結，因此在電源反接時PN結形成空乏區，從而對溝槽底部肖特基界面進行保護，有效避免了電源反接時漏流從溝槽底部肖特基界面處流出，因此大大降低了本溝槽式MOS芯片反接時的漏流。

本設計的芯片在柵極下做肖特基起到雙層多晶硅屏蔽柵的作用，有效降低柵漏電容Cgd，有效提高開關頻率。

附圖說明

圖1為內置肖特基的溝槽式MOS芯片結構示意圖。

圖2~圖10為內置肖特基的溝槽式MOS芯片制造流程圖。

圖11為現有技術內置肖特基的溝槽式MOS芯片結構示意圖。