[實用新型]一種基于組合邏輯控制的高速AD采集裝置

有效

• 申請號: 201720289481.1
• 申請日: 2017-03-23
• 公開（公告）號: CN206650658U
• 公開（公告）日: 2017-11-17
• 發明（設計）人: 李子晨;郝明磊
• 申請（專利權）人: 南京信息工程大學
• 主分類號: H03M1/12
• 分類號: H03M1/12
• 代理公司: 南京縱橫知識產權代理有限公司32224
• 代理人: 董建林

技術領域

本實用新型涉及一種基于組合邏輯控制的高速AD采集裝置，屬于AD數據采集技術領域。

背景技術

隨著電子技術的發展、高性能控制核心的出現，使得信號的可控性大大增強，從而實現人性化的人機交互功能。但現實中幾乎所有的被測數據都是模擬量，想要控制核心讀懂這些數據，就必須先對模擬量進行數字化處理。相較于傳統模擬信號系統，數字信號系統具有精度高，靈活性強，可靠性好等優點，所以目前先進的信息處理和自動化控制設備大都是數字系統。

發明內容

本實用新型所要解決的技術問題是克服現有技術的缺陷，提供一種基于組合邏輯控制的高速AD采集裝置，提高系統采樣速率，有利于更加細微、深入的反映模擬信號本身的特性；提高系統采樣精度，系統的有效位數越高，單位采樣點的幅值劃分越細。

為解決上述技術問題，本實用新型提供一種基于組合邏輯控制的高速AD采集裝置，包括微處理單元、存儲模塊、通信單元模塊、高速采集模塊、電源模塊和時鐘模塊，所述微處理單元分別與存儲模塊、通信單元模塊、高速采集模塊、電源模塊、時鐘模塊相連接，微處理單元控制上述各個功能模塊的工作，高速采集模塊將接收器接收到的模擬回波信號轉換為能被微處理器處理的一個N位數字信號，數據存儲模塊接收由高速采集模塊處理后的數據，以二進制的形式作為歷史數據保存，電源模塊為裝置提供電壓，時鐘模塊為系統提供同步時鐘，并提供接收模擬信號的時間，串口通信模塊用于數據的傳輸；

其特征是，所述高速采集模塊包括高速AD轉換器、雙口RAM 和組合邏輯電路；所述組合邏輯電路包括第一D觸發器、第二D觸發器、或門、與門、計數器；

所述或門的第一輸入端、第二D觸發器的CP端、與門的第一輸入端與外置有源晶振輸出端相連，與門的第二輸入端與微處理器的AD開關控制端連接，所述第一D觸發器Q端分別與微處理器狀態檢測端、第二D觸發器的/RD端相連，第二D觸發器的/Q端與或門的第二輸入端相連，或門的輸出端與計數器/CP端相連，計數器Q0~9與雙口RAM的A0L~9L相連，與門的輸出端與高速AD轉換器的CLK端相連，高速AD轉換器的D0~D11與雙口RAM的I/O0L~11L相連，高速AD轉換器接收模擬信號端為VIN+與VIN-管腳。。

優選地，所述或門的輸出端作為時鐘信號與計數器/CP端相連。

優選地，所述高速AD轉換器采用AD9235型號高速模數轉換器。

優選地，所述雙口RAM采用IDT70V27S型號芯片。

優選地，所述第一D觸發器和第二D觸發器均采用74HC74D觸發器。

優選地，所述與門和或門分別采用74HC08與門和74HC32或門。

優選地，所述計數器采用74HC4040計數器。

本實用新型所達到的有益效果：

系統利用高速AD轉換器與雙口RAM的組合完成對模擬信號的數字化處理，并通過組合邏輯電路實現了系統的時序控制，克服了傳統高速AD采集系統受限于微處理器頻率的缺點的同時，簡化了代碼的復雜程度。其次，存儲模塊為系統提供了存儲大量歷史數據的功能，并可以配合時鐘模塊記錄下測量時間。最后，引入通訊模塊，將數據和結果傳輸到上位機作為歷史數據保存，或進行進一步的數據加工處理。實際運行表明，此系統采集的回波數據精確、可靠，并且系統具有功耗低、體積小、成本低廉等優點。

附圖說明

圖1是本實用新型的整體結構框圖；

圖2是采集模塊設計圖。

具體實施方式

下面結合附圖對本實用新型作進一步描述。以下實施例僅用于更加清楚地說明本實用新型的技術方案，而不能以此來限制本實用新型的保護范圍。

如圖1和2所示，一種基于組合邏輯控制的高速AD采集裝置，包括微處理單元、存儲模塊、通信單元模塊、高速采集模塊、電源模塊和時鐘模塊，所述微處理單元分別與存儲模塊、通信單元模塊、高速采集模塊、電源模塊、時鐘模塊相連接，微處理單元控制上述各個功能模塊的工作，高速采集模塊將接收器接收到的模擬回波信號轉換為能被微處理器處理的一個N位數字信號，數據存儲模塊接收由高速采集模塊處理后的數據，以二進制的形式作為歷史數據保存，電源模塊為裝置提供電壓，時鐘模塊為系統提供同步時鐘，并提供接收模擬信號的時間，串口通信模塊用于數據的傳輸；

其特征是，所述高速采集模塊包括高速AD轉換器、雙口RAM 和組合邏輯電路；所述組合邏輯電路包括第一D觸發器、第二D觸發器、或門、與門、計數器；