[實用新型]一種基于組合邏輯控制的高速AD采集裝置

有效

• 申請號: 201720289481.1
• 申請日: 2017-03-23
• 公開（公告）號: CN206650658U
• 公開（公告）日: 2017-11-17
• 發明（設計）人: 李子晨;郝明磊
• 申請（專利權）人: 南京信息工程大學
• 主分類號: H03M1/12
• 分類號: H03M1/12
• 代理公司: 南京縱橫知識產權代理有限公司32224
• 代理人: 董建林

1.一種基于組合邏輯控制的高速AD采集裝置，包括微處理單元、存儲模塊、通信單元模塊、高速采集模塊、電源模塊和時鐘模塊，所述微處理單元分別與存儲模塊、通信單元模塊、高速采集模塊、電源模塊、時鐘模塊相連接，微處理單元控制上述各個功能模塊的工作，高速采集模塊將接收器接收到的模擬回波信號轉換為能被微處理器處理的一個N位數字信號，數據存儲模塊接收由高速采集模塊處理后的數據，以二進制的形式作為歷史數據保存，電源模塊為裝置提供電壓，時鐘模塊為系統提供同步時鐘，并提供接收模擬信號的時間，串口通信模塊用于數據的傳輸；

其特征是，所述高速采集模塊包括高速AD轉換器、雙口RAM 和組合邏輯電路；所述組合邏輯電路包括第一D觸發器、第二D觸發器、或門、與門、計數器；

所述或門的第一輸入端、第二D觸發器的CP端、與門的第一輸入端與外置有源晶振輸出端相連，與門的第二輸入端與微處理器的AD開關控制端相連，所述第一D觸發器Q端分別與微處理器狀態檢測端、第二D觸發器的/RD端相連，第二D觸發器的/Q端與或門的第二輸入端相連，或門的輸出端與計數器/CP端相連，計數器Q0~9與雙口RAM的A0L~9L相連，與門的輸出端與高速AD轉換器的CLK端相連，高速AD轉換器的D0~D11與雙口RAM的I/O0L~11L相連，高速AD轉換器接收模擬信號端為VIN+與VIN-管腳。

2.根據權利要求1所述的一種基于組合邏輯控制的高速AD采集裝置，其特征是，所述或門的輸出端作為時鐘信號與計數器/CP端相連。

3.根據權利要求1所述的一種基于組合邏輯控制的高速AD采集裝置，其特征是，所述高速AD轉換器采用AD9235型號高速模數轉換器。

4.根據權利要求1所述的一種基于組合邏輯控制的高速AD采集裝置，其特征是，所述雙口RAM采用IDT70V27S型號芯片。

5.根據權利要求1所述的一種基于組合邏輯控制的高速AD采集裝置，其特征是，所述第一D觸發器和第二D觸發器均采用74HC74D觸發器。

6.根據權利要求1所述的一種基于組合邏輯控制的高速AD采集裝置，其特征是，所述與門和或門分別采用74HC08與門和74HC32或門。

7.根據權利要求1所述的一種基于組合邏輯控制的高速AD采集裝置，其特征是，所述計數器采用74HC4040計數器。