[實用新型]低電壓帶隙基準電路、芯片、移動電源、行車記錄儀及電子設備

有效

• 申請號: 201720189599.7
• 申請日: 2017-02-28
• 公開（公告）號: CN206639083U
• 公開（公告）日: 2017-11-14
• 發明（設計）人: 莫昌文
• 申請（專利權）人: 建榮集成電路科技（珠海）有限公司;建榮半導體（深圳）有限公司;珠海煌榮集成電路科技有限公司
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 深圳市六加知識產權代理有限公司44372
• 代理人: 宋建平

技術領域

本實用新型涉及集成電路技術領域，特別是涉及低電壓帶隙基準電路、芯片、移動電源、行車記錄儀及電子設備。

背景技術

隨著半導體技術和便攜式電子產品的發展，對低功耗、高電源電壓范圍的基準電壓源的需求大大增加，也導致帶隙基準的設計要求有很大的提高。帶隙基準電路可以產生與電源和工藝無關、具有確定溫度特性的基準電壓或基準電壓。帶隙基準電路的穩定性對整個系統的內部電源的產生，輸出電壓的調整等都具有直接且至關重要的影響。

在很多產品應用中，芯片內部需要產生正溫度系數電流，類似于監測SOC芯片內部的溫度特性以實現過溫保護功能，常見于電源管理芯片的應用中。

發明人在實現本實用新型的過程中，發現現有相關技術至少存在以下問題：現有帶隙基準電路的正溫度系數電流不能通過簡單的鏡像復制以供外圍電路使用，并且帶隙基準電路的設計面積消耗比較大。

實用新型內容

本實用新型實施例的一個目的旨在提供一種低電壓帶隙基準電路、芯片、移動電源、行車記錄儀及電子設備，其解決現有帶隙基準電路未能夠鏡像復制正溫度系數電流以及設計面積大的技術問題。

為解決上述技術問題，本實用新型實施例提供以下技術方案：

在第一方面，本實用新型實施例提供一種低電壓帶隙基準電路，所述低電壓帶隙基準電路包括：用于產生基準電壓的基準源電路，所述基準源電路包括第一PNP三極管、第二PNP三極管及第一電阻，所述第一PNP三極管的發射極與所述第一電阻的一端連接，所述第一電阻的另一端為第一節點，所述第一PNP三極管的基極及集電極接地，所述第二PNP 三極管的發射極為第二節點，所述第二PNP三極管的基極及集電極接地；用于為所述基準源電路提供偏置電流的基準源鏡像電路，其分別與所述基準源電路的第一節點、第二節點連接；用于根據所述基準電壓產生正溫度系數電流的正溫度系數電流電路，其與所述第二節點連接，并且復用所述第一PNP三極管的基極與發射極之間的電壓。

可選的，所述低電壓帶隙基準電路還包括：用于輸出零溫度系數電流的零溫度系數電流電路，其與所述基準源鏡像電路連接；用于為所述零溫度系數電流電路提供鉗位電壓的鉗位電路，其分別與所述基準源鏡像電路和所述零溫度系數電流電路連接。

可選的，所述基準源電路還包括：第二電阻及第三電阻，所述第二電阻的一端與所述第一節點連接，所述第二電阻的另一端接地，所述第三電阻的一端與所述第二節點連接，所述第三電阻的另一端接地。

可選的，所述基準源鏡像電路包括：第四電阻、第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管及第二NMOS管，所述第一PMOS 管的源極分別與所述第二PMOS管的源極和所述第三PMOS管的源極連接，所述第一PMOS管的柵極分別與所述第一PMOS管的漏極、所述第一 NMOS管的漏極、所述第二PMOS管的柵極、所述第三PMOS管的柵極連接，所述第二PMOS管的漏極分別與所述第一NMOS管的柵極、所述第二NMOS 管的柵極和漏極連接，所述第二NMOS管的源極連接至所述第二節點，所述第一NMOS管的源極連接至所述第一節點，所述第三PMOS管的漏極通過所述第四電阻接地。

可選的，所述正溫度系數電流電路包括：第一運放器、第四PMOS 管、第五PMOS管及第五電阻，所述第一運放器的同相輸入端連接至所述第二節點，所述第一運放器的反相輸入端分別與所述第四PMOS管的漏極和所述第五電阻的一端連接，所述第一運放器的輸出端分別與所述第四PMOS管的柵極和所述第五PMOS管的柵極連接，所述第四PMOS管的源極和所述第五PMOS管的源極連接，所述第五PMOS管的漏極用于輸出正溫度系數電流，所述第五電阻的另一端和所述第一PNP三極管的發射極連接。