[實(shí)用新型]低電壓帶隙基準(zhǔn)電路、芯片、移動(dòng)電源、行車記錄儀及電子設(shè)備

有效

• 申請(qǐng)?zhí)枺?/td>: 201720189599.7
• 申請(qǐng)日: 2017-02-28
• 公開（公告）號(hào): CN206639083U
• 公開（公告）日: 2017-11-14
• 發(fā)明（設(shè)計(jì)）人: 莫昌文
• 申請(qǐng)（專利權(quán)）人: 建榮集成電路科技（珠海）有限公司;建榮半導(dǎo)體（深圳）有限公司;珠海煌榮集成電路科技有限公司
• 主分類號(hào): G05F1/567
• 分類號(hào): G05F1/567
• 代理公司: 深圳市六加知識(shí)產(chǎn)權(quán)代理有限公司44372
• 代理人: 宋建平

1.一種低電壓帶隙基準(zhǔn)電路，其特征在于，包括：

用于產(chǎn)生基準(zhǔn)電壓的基準(zhǔn)源電路，所述基準(zhǔn)源電路包括第一PNP三極管、第二PNP三極管及第一電阻，所述第一PNP三極管的發(fā)射極與所述第一電阻的一端連接，所述第一電阻的另一端為第一節(jié)點(diǎn)，所述第一PNP三極管的基極及集電極接地，所述第二PNP三極管的發(fā)射極為第二節(jié)點(diǎn)，所述第二PNP三極管的基極及集電極接地；

用于為所述基準(zhǔn)源電路提供偏置電流的基準(zhǔn)源鏡像電路，其分別與所述基準(zhǔn)源電路的第一節(jié)點(diǎn)、第二節(jié)點(diǎn)連接；

用于根據(jù)所述基準(zhǔn)電壓產(chǎn)生正溫度系數(shù)電流的正溫度系數(shù)電流電路，其與所述第二節(jié)點(diǎn)連接，并且復(fù)用所述第一PNP三極管的基極與發(fā)射極之間的電壓。

2.根據(jù)權(quán)利要求1所述的低電壓帶隙基準(zhǔn)電路，其特征在于，所述低電壓帶隙基準(zhǔn)電路還包括：

用于輸出零溫度系數(shù)電流的零溫度系數(shù)電流電路，其與所述基準(zhǔn)源鏡像電路連接；

用于為所述零溫度系數(shù)電流電路提供鉗位電壓的鉗位電路，其分別與所述基準(zhǔn)源鏡像電路和所述零溫度系數(shù)電流電路連接。

3.根據(jù)權(quán)利要求2所述的低電壓帶隙基準(zhǔn)電路，其特征在于，所述基準(zhǔn)源電路還包括：第二電阻及第三電阻，所述第二電阻的一端與所述第一節(jié)點(diǎn)連接，所述第二電阻的另一端接地，所述第三電阻的一端與所述第二節(jié)點(diǎn)連接，所述第三電阻的另一端接地。

4.根據(jù)權(quán)利要求3所述的低電壓帶隙基準(zhǔn)電路，其特征在于，所述基準(zhǔn)源鏡像電路包括：第四電阻、第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管及第二NMOS管，所述第一PMOS管的源極分別與所述第二PMOS管的源極和所述第三PMOS管的源極連接，所述第一PMOS管的柵極分別與所述第一PMOS管的漏極、所述第一NMOS管的漏極、所述第二PMOS管的柵極、所述第三PMOS管的柵極連接，所述第二PMOS 管的漏極分別與所述第一NMOS管的柵極、所述第二NMOS管的柵極和漏極連接，所述第二NMOS管的源極連接至所述第二節(jié)點(diǎn)，所述第一NMOS管的源極連接至所述第一節(jié)點(diǎn)，所述第三PMOS管的漏極通過所述第四電阻接地。

5.根據(jù)權(quán)利要求4所述的低電壓帶隙基準(zhǔn)電路，其特征在于，所述正溫度系數(shù)電流電路包括：第一運(yùn)放器、第四PMOS管、第五PMOS管及第五電阻，所述第一運(yùn)放器的同相輸入端連接至所述第二節(jié)點(diǎn)，所述第一運(yùn)放器的反相輸入端分別與所述第四PMOS管的漏極和所述第五電阻的一端連接，所述第一運(yùn)放器的輸出端分別與所述第四PMOS管的柵極和所述第五PMOS管的柵極連接，所述第四PMOS管的源極和所述第五PMOS管的源極連接，所述第五PMOS管的漏極用于輸出正溫度系數(shù)電流，所述第五電阻的另一端和所述第一PNP三極管的發(fā)射極連接。

6.根據(jù)權(quán)利要求4所述的低電壓帶隙基準(zhǔn)電路，其特征在于，

所述零溫度系數(shù)電流電路包括：第六PMOS管、第七PMOS管、第八PMOS管及第九PMOS管；

所述鉗位電路包括：第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管及第十四PMOS管；

所述第六PMOS管的漏極與所述第一PMOS管的源極連接，所述第六PMOS管的源極分別與所述第七PMOS管的源極和所述第八PMOS管的源極連接，所述第六PMOS管的柵極分別與所述第七PMOS管的柵極及漏極、所述第八PMOS管的柵極、所述第九PMOS管的源極連接，所述第八PMOS管的漏極用于輸出零溫度系數(shù)電流，所述第九PMOS管的漏極接地；

所述第十PMOS管的柵極與所述第三PMOS管的柵極連接，所述第十PMOS管的源極與所述第一PMOS管的源極連接，所述第十PMOS管的漏極分別與所述第十三PMOS管的源極及柵極、第十四PMOS管的柵極、所述第九PMOS管的柵極連接，所述第十三PMOS管的漏極與所述第十四PMOS管的漏極接地，所述第十一PMOS管的柵極與所述第二NMOS管的漏極連接，所述第十一PMOS管的源極與所述第一PMOS管的源極連接，所述第十一PMOS管的漏極分別與所述第十四PMOS管的源極、所述第十二PMOS 管的柵極連接，所述第十二PMOS管的源極與所述第一PMOS管的源極連接，所述第十二PMOS管的漏極接地。

7.一種芯片，其特征在于，包括如權(quán)利要求1至6任一項(xiàng)所述的低電壓帶隙基準(zhǔn)電路。