[實(shí)用新型]主控芯片

有效

• 申請(qǐng)?zhí)枺?/td>: 201720137764.4
• 申請(qǐng)日: 2017-02-16
• 公開（公告）號(hào): CN206573894U
• 公開（公告）日: 2017-10-20
• 發(fā)明（設(shè)計(jì)）人: 李延法;王科;鐘前進(jìn)
• 申請(qǐng)（專利權(quán)）人: 上海新時(shí)達(dá)電氣股份有限公司;上海辛格林納新時(shí)達(dá)電機(jī)有限公司;上海新時(shí)達(dá)機(jī)器人有限公司
• 主分類號(hào): G05B19/042
• 分類號(hào): G05B19/042
• 代理公司: 上海晨皓知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙)31260
• 代理人: 成麗杰

技術(shù)領(lǐng)域

本實(shí)用新型涉及通信技術(shù)領(lǐng)域，特別涉及一種主控芯片。

背景技術(shù)

隨著現(xiàn)代化信息技術(shù)的發(fā)展，芯片以其強(qiáng)大的功能以及小型化尺寸的優(yōu)勢(shì)，在計(jì)算機(jī)和電子設(shè)備中發(fā)揮著越來越不可替代的作用。現(xiàn)在市場上已有的芯片通常只有一個(gè)CPU，當(dāng)需要處理的信息量過于復(fù)雜時(shí)，現(xiàn)有芯片的功能受到一定的限制。同時(shí)，在工業(yè)控制領(lǐng)域，尤其是在搭建POWERLINK主站時(shí)，需要用到FPGA來實(shí)現(xiàn)信息傳輸?shù)膶?shí)時(shí)性，然而，單獨(dú)的FPGA無法搭載操作系統(tǒng)。

實(shí)用新型內(nèi)容

本實(shí)用新型的目的在于提供一種主控芯片，可以搭載操作系統(tǒng)，同時(shí)可以用于搭建POWERLINK主站，并且具有很好的擴(kuò)展性，還可以實(shí)現(xiàn)搭建的POWERLINK主站與從站之間的實(shí)時(shí)通信。

為解決上述技術(shù)問題，本實(shí)用新型的實(shí)施方式提供了一種主控芯片，這種主控芯片應(yīng)用于POWERLINK主站，并且包括：第一CPU、第二CPU與FPGA模塊；第一CPU、第二CPU均與FPGA模塊通過內(nèi)部總線連接；主控芯片的內(nèi)部還設(shè)置第一通信接口；FPGA模塊通過第一通信接口與外部的網(wǎng)卡芯片通信連接。

本實(shí)用新型實(shí)施方式相對(duì)于現(xiàn)有技術(shù)而言，提出了一種主控芯片，這種主控芯片包含了兩個(gè)CPU，分別是第一CPU和第二CPU，同時(shí)還包括FPGA模塊，F(xiàn)PGA模塊與兩個(gè)CPU均是通過內(nèi)部總線連接。并且主控芯片的內(nèi)部還設(shè)置有第一通信接口，主控芯片通過第一通信接口與外部的網(wǎng)卡芯片通信連接。本實(shí)用新型實(shí)施方式提出的這種主控芯片可以搭載Linux操作系統(tǒng)，同時(shí)可以用于在Linux操作系統(tǒng)上搭建POWERLINK主站，并且具有很好的擴(kuò)展性。主控芯片搭載的Linux操作系統(tǒng)由Linux官方組織提供源代碼和技術(shù)支持，POWERLINK主站是自由軟件，可運(yùn)行在Windows、Linux、Vxworks等操作系統(tǒng)上。工業(yè)用POWERLINK通信需運(yùn)行在實(shí)時(shí)操作系統(tǒng)上，而Linux并不是實(shí)時(shí)操作系統(tǒng)，為實(shí)現(xiàn)Linux操作系統(tǒng)的實(shí)時(shí)化，Linux源代碼上需要打上Xenomai實(shí)時(shí)補(bǔ)丁。這樣，POWERLINK主站可以運(yùn)行在Linux和Xenomai雙核操作系統(tǒng)上。本實(shí)用新型提出的POWERLINK主站運(yùn)行在已打上Xenomai實(shí)時(shí)補(bǔ)丁的Linux操作系統(tǒng)上，Linux和Xenomai雙核操作系統(tǒng)在第一CPU和第二CPU上實(shí)現(xiàn)負(fù)載均衡算法，POWERLINK主站程序?qū)崿F(xiàn)數(shù)據(jù)包解析、數(shù)據(jù)包組包、網(wǎng)絡(luò)狀態(tài)機(jī)管理、數(shù)據(jù)鏈路層狀態(tài)機(jī)管理、對(duì)象字典管理等；POWERLINK的FPGA邏輯控制程序運(yùn)行在主控芯片的FPGA模塊上，實(shí)現(xiàn)數(shù)據(jù)收發(fā)，數(shù)據(jù)收發(fā)完后產(chǎn)生中斷給主控芯片的第一CPU和第二CPU。同時(shí)，本實(shí)用新型實(shí)施方式還可以實(shí)現(xiàn)POWERLINK主站與從站之間的實(shí)時(shí)通信。

另外，第一CPU、第二CPU均通過AXI總線與FPGA模塊連接。

另外，AXI總線為32比特?cái)?shù)據(jù)位寬的AXI總線或者64比特?cái)?shù)據(jù)位寬的AXI總線。

另外，還包括第二通信接口；第一CPU、第二CPU、FPGA模塊均通過第二通信接口與外部的非工業(yè)以太網(wǎng)連接。

另外，還包括第三通信接口，第一CPU、第二CPU、FPGA模塊均通過第三通信接口與外部的通用異步收發(fā)傳輸器UART連接。在本實(shí)用新型提出的主控芯片上，兩個(gè)CPU和FPGA模塊均可以通過第三通信接口與外部的通用異步收發(fā)傳輸器UART連接，方便芯片與外部實(shí)現(xiàn)數(shù)據(jù)的實(shí)時(shí)傳輸和接收。

另外，還包括第四通信接口，第一CPU、第二CPU、FPGA模塊均通過第四通信接口與外部的聯(lián)合測(cè)試行動(dòng)組JTAG連接。

另外，還包括CAN接口，第一CPU、第二CPU、FPGA模塊均通過CAN接口與CAN總線連接。本實(shí)用新型提出的主控芯片中，兩個(gè)CPU和FPGA模塊均可以通過CAN接口與CAN總線連接，這樣可以提高信息傳輸?shù)膶?shí)時(shí)性以及可靠性。

另外，還包括通用輸入輸出GPIO接口，第一CPU、第二CPU、FPGA模塊均通過GPIO接口與具備數(shù)字量輸入輸出接口的被控設(shè)備連接。

另外，還包括QSPI接口，第一CPU、第二CPU、FPGA模塊均通過QSPI接口與QSPI Flash設(shè)備連接。

另外，還包括USB接口，第一CPU、第二CPU、FPGA模塊均通過USB接口與USB設(shè)備連接。

另外，還包括電源接口，第一CPU、第二CPU、FPGA模塊均通過電源接口與電源連接。

附圖說明

圖1是根據(jù)本實(shí)用新型第一實(shí)施方式的主控芯片的結(jié)構(gòu)示意圖；