[實用新型]一種基于FPGA的NandFlash存儲系統

有效

• 申請號: 201720094132.4
• 申請日: 2017-01-24
• 公開（公告）號: CN206411658U
• 公開（公告）日: 2017-08-15
• 發明（設計）人: 尹超;趙鑫鑫;李朋;姜凱
• 申請（專利權）人: 濟南浪潮高新科技投資發展有限公司
• 主分類號: G06F12/02
• 分類號: G06F12/02;G06F12/0877
• 代理公司: 濟南信達專利事務所有限公司37100
• 代理人: 孫晶偉

技術領域

本實用新型公開一種基于FPGA的Nand Flash存儲系統，涉及存儲系統領域。

背景技術

隨著計算機技術的不斷發展，存儲設備的容量和速度都得到很大的提升。但是在雷達及航天等領域，對存儲設備的容量及讀寫速率要求更加苛刻，普通的硬盤已經無法滿足要求。

本實用新型提出了一種基于FPGA的Nand Flash存儲系統，通過共享壞塊以及地址命令緩存，簡化了Nand Flash陣列的操作，提高了存儲效率。

FPGA，Field-Programmable Gate Array，即現場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發展的產物。FPGA作為新興的可編程器件，在高速系統中的應用越來越廣泛。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現，解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。而且用戶可以根據不同的配置模式，采用不同的編程方式，反復使用。

發明內容

本實用新型提供一種基于FPGA的Nand Flash存儲系統，通過共享壞塊以及地址命令緩存，簡化了Nand Flash陣列的操作，提高了存儲效率。

本實用新型所采用的技術方案為：

一種基于FPGA的Nand Flash存儲系統：

包含Microblaze模塊、DDR控制器、地址指令緩存FIFO、多通道Nand Flash控制器，DDR控制器、地址指令緩存FIFO分別與Microblaze模塊及多通道Nand Flash控制器進行通信連接，多通道Nand Flash控制器與Nand Flash存儲陣列進行通信連接；

其中Microblaze模塊用于Nand Flash的壞塊管理及存儲映射，DDR控制器用于輸入數據的高速緩存，地址指令緩存FIFO用于存取對Nand Flash的操作命令及數據寫入的地址，多通道Nand Flash控制器用于連接Nand Flash存儲陣列，實現數據的并行流水寫入。

外部數據寫入所述存儲系統時，如果DDR控制器中緩存的數據達到Nand Flash存儲陣列并行加流水一個或多個循環的數據量時，DDR控制器向Microblaze模塊發出中斷，Microblaze模塊通過存儲映射及壞塊管理表，找到Nand Flash存儲陣列的物理地址，結合寫命令寫入地址指令緩存FIFO，多通道Nand Flash控制器讀取DDR控制器及地址指令緩存FIFO的數據，寫入Nand Flash存儲陣列。

從所述的存儲系統讀取數據時，Microblaze模塊解析讀取的數據，通過數據與邏輯地址映射及邏輯地址和物理地址映射，找到需要讀取的物理地址，結合讀取命令將其寫入地址命令緩存FIFO，多通道Nand Flash控制器通過并行加流水讀取對應物理地址的數據，將其寫入DDR控制器，讀取數據量滿足時，開始讀取地址命令緩存FIFO中的下一個物理地址，以次類推，讀取結束時，將DDR控制器中的數據發送到外部上位機。

本實用新型的有益效果為：

本實用新型提出了一種基于FPGA的Nand Flash存儲系統，包含Microblaze模塊，DDR控制器，地址指令緩存FIFO，多通道Nand Flash控制器，DDR控制器、地址指令緩存FIFO分別與Microblaze模塊及多通道Nand Flash控制器進行通信連接，多通道Nand Flash控制器與Nand Flash存儲陣列進行通信連接；其中Microblaze模塊用于Nand Flash的壞塊管理及存儲映射，DDR控制器用于輸入數據的高速緩存，地址指令緩存FIFO用于存取對Nand Flash的操作命令及數據寫入的地址，多通道Nand Flash控制器用于連接Nand Flash存儲陣列，實現數據的并行流水寫入。本實用新型通過共享壞塊以及地址命令緩存，簡化了Nand Flash陣列的操作，提高了存儲效率。

附圖說明

圖1 本實用新型結構框架示意圖。

具體實施方式

通過具體實施方式及結合附圖對本實用新型進一步說明：

其中選取DDR3控制器作為DDR控制器，Nand Flash存儲陣列可以選擇4×4陣列；