[實用新型]一種基于FPGA的NandFlash存儲系統

有效

• 申請號: 201720094132.4
• 申請日: 2017-01-24
• 公開（公告）號: CN206411658U
• 公開（公告）日: 2017-08-15
• 發明（設計）人: 尹超;趙鑫鑫;李朋;姜凱
• 申請（專利權）人: 濟南浪潮高新科技投資發展有限公司
• 主分類號: G06F12/02
• 分類號: G06F12/02;G06F12/0877
• 代理公司: 濟南信達專利事務所有限公司37100
• 代理人: 孫晶偉

1.一種基于FPGA的Nand Flash存儲系統，其特征是

包含Microblaze模塊、DDR控制器、地址指令緩存FIFO、多通道Nand Flash控制器，DDR控制器、地址指令緩存FIFO分別與Microblaze模塊及多通道Nand Flash控制器進行通信連接，多通道Nand Flash控制器與Nand Flash存儲陣列進行通信連接；

其中Microblaze模塊用于Nand Flash的壞塊管理及存儲映射，DDR控制器用于輸入數據的高速緩存，地址指令緩存FIFO用于存取對Nand Flash的操作命令及數據寫入的地址，多通道Nand Flash控制器用于連接Nand Flash存儲陣列，實現數據的并行流水寫入。

2.根據權利要求1所述的存儲系統，其特征是外部數據寫入所述存儲系統時，如果DDR控制器中緩存的數據達到Nand Flash存儲陣列并行加流水一個或多個循環的數據量時，DDR控制器向Microblaze模塊發出中斷，Microblaze模塊通過存儲映射及壞塊管理表，找到Nand Flash存儲陣列的物理地址，結合寫命令寫入地址指令緩存FIFO，多通道Nand Flash控制器讀取DDR控制器及地址指令緩存FIFO的數據，寫入Nand Flash存儲陣列。

3.根據權利要求1或2所述的存儲系統，其特征是從所述的存儲系統讀取數據時，Microblaze模塊解析讀取的數據，通過數據與邏輯地址映射及邏輯地址和物理地址映射，找到需要讀取的物理地址，結合讀取命令將其寫入地址命令緩存FIFO，多通道Nand Flash控制器通過并行加流水讀取對應物理地址的數據，將其寫入DDR控制器，讀取數據量滿足時，開始讀取地址命令緩存FIFO中的下一個物理地址，以次類推，讀取結束時，將DDR控制器中的數據發送到外部上位機。