[實用新型]一種斜面溝道的SiCMOSFET器件

有效

• 申請號: 201720062944.0
• 申請日: 2017-01-19
• 公開（公告）號: CN206672939U
• 公開（公告）日: 2017-11-24
• 發明（設計）人: 倪煒江
• 申請（專利權）人: 北京世紀金光半導體有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/10;H01L21/336
• 代理公司: 北京中創陽光知識產權代理有限責任公司11003
• 代理人: 張宇鋒

技術領域

本實用新型屬于半導體領域，具體涉及一種斜面溝道的SiC MOSFET器件。

背景技術

平面型SiC MOSFET經過行業內多年的研究，已經有一些廠商率先推出了商業化產品。但是，依舊存在MOS溝道遷移率低和產品閾值電壓一致性難控制等問題。這是由于常規的SiC平面型MOSFET的結構和工藝所致，常規MOSFET中 p阱(p-well)是通過離子注入實現p型摻雜的，這是業界的一般方法，結構如圖1所示，其包括漏電極1、n++襯底2、n-漂移層3、源電極4、多晶硅柵5 以及柵氧化層6等。這種注入后再高溫激活退火形成摻雜的方法，不可避免的存在一些問題。首先是無法完全消除或修復注入帶來的缺陷，其次是高溫激活退火的過程會使表面退化，形貌變差，從而增加溝道電子的表面散射。另外，激活退火的溫度越高，激活率和缺陷的修復率也越高，但是表面退化更嚴重。同時，SiC MOS柵介質生長本身就有很大的難度。因此，當前SiC MOSFET器件的溝道遷移率都非常低，只有20-30cm²/Vs，需要更好的設計或工藝進一步改善。

為了改善這種情況，目前主要是采用兩種方法，一種是采用U型溝槽MOSFET 結構(UMOSFET)，如圖2所示，其包括漏電極1、n++襯底2、n-漂移層3、源電極4、多晶硅柵5、柵氧化層6以及隔離鈍化層7等；UMOSFET結構具有更高的原胞密度和單位面積柵寬，同時溝道的p阱是外延方法形成的，因此具有更高的溝道遷移率和電流密度，但是溝道是在刻蝕層表面形成的，刻蝕產生的缺陷和表面粗糙不可避免地對MOS柵質量有影響。另一種方法是VMOSFET結構，如圖3所示，其包括漏電極1、n++襯底2、n-漂移層3、源電極4、多晶硅柵5、柵氧化層6以及隔離鈍化層7等；VMOSFET結構的V形槽用SiC在高溫腐蝕下的各項異性導致的各晶面腐蝕速率不一致所形成，存在著工藝難以控制的問題。同時槽底部的尖角也容易引起電場集中，可靠性差。

實用新型內容

針對現有技術中存在的問題，本實用新型的目的在于提供一種斜面溝道的 SiC MOSFET器件，其利用高電子遷移率的晶面作為溝道平面，并且在高質量的二次外延的SiC表面形成溝道，可以有效提高MOS柵的質量和溝道遷移率，減低器件的導通電阻。

為實現上述目的，本實用新型采用以下技術方案：

一種斜面溝道的SiC MOSFET器件，所述SiC MOSFET器件有源區的原胞結構從下至上依次為漏極、n++襯底(濃度大于1E18cm^-3)、n-漂移層、左右對稱設置的兩個p-well層、設置在所述p-well層上的p++區和n++區、設置在所述 p++區和n++區上的源電極；兩個p-well層相對的一側均呈向上傾斜的弧形， p-well層的弧形部分的上方設置有向原胞結構的豎向中軸線傾斜的二次外延p 型層，兩個所述二次外延p型層的中間設置有截面呈長方形的注入n層，二次外延p型層和所述注入n層的上方依次設置有呈“拱形”的柵氧化層、多晶硅層和隔離鈍化層。

進一步，在所述的n-漂移層和導電襯底之間優選地有一薄層n型緩沖層，緩沖層濃度在1E18cm^-3左右，厚度約1μm左右。

進一步，所述斜面上二次外延p型層的長度為0.2-1μm；二次外延p型層與襯底基板之間的夾角為20-80°。

進一步，所述二次外延p型層的濃度為1E15-1E18cm^-3，厚度為 200nm-500nm。

進一步，所述原胞結構的臺面頂部寬度為1.5-6μm。

進一步，所述器件結構中n型與p型相對而言，即同樣適用于p+型襯底上，其他層的導電類型也相反即可。

進一步，所述器件結構中原胞的平面結構可以是條形、矩形、六角形等各種結構。

進一步，所述器件結構也可適用于Si、GaN、GaO等其他半導體材料，并不僅限于SiC材料。制備方法會有所區別。

一種制備斜面溝道的SiC MOSFET器件的方法，所述方法包括如下步驟：

1)在SiC外延材料上，做上第一掩膜層；

2)用ICP的方法刻蝕SiC，通過控制SiC/SiO₂選擇比，控制SiC臺面的斜面角度；刻蝕完成后，剩余的SiO₂作為離子注入的掩膜，注入Al離子，同時斜面下也注入了離子，形成p-well區摻雜和結終端區的摻雜；