[發明專利]集成電路芯片裝置及相關產品

有效

• 申請號: 201711499266.5
• 申請日: 2017-12-30
• 公開（公告）號: CN109993290B
• 公開（公告）日: 2021-08-06
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 中科寒武紀科技股份有限公司
• 主分類號: G06N3/063
• 分類號: G06N3/063
• 代理公司: 廣州三環專利商標代理有限公司 44202
• 代理人: 郝傳鑫;熊永強

本披露提供一種集成電路芯片裝置及相關產品，所述集成電路芯片裝置包括：主處理電路以及多個基礎處理電路；所述主處理電路或多個基礎處理電路中至少一個電路包括：壓縮映射電路包括；所述壓縮映射電路，用于執行神經網絡運算中的各個數據的壓縮處理；所述多個基礎處理電路呈陣列分布；每個基礎處理電路與相鄰的其他基礎處理電路連接，所述主處理電路連接第1行的n個基礎處理電路、第m行的n個基礎處理電路以及第1列的m個基礎處理電路。本披露提供的技術方案具有計算量小，功耗低的優點。

技術領域

本披露涉及神經網絡領域，尤其涉及一種集成電路芯片裝置及相關產品。

背景技術

人工神經網絡(Artificial Neural Network，即ANN)，是20世紀80年代以來人工智能領域 興起的研究熱點。它從信息處理角度對人腦神經元網絡進行抽象，建立某種簡單模型，按不同的 連接方式組成不同的網絡。在工程與學術界也常直接簡稱為神經網絡或類神經網絡。神經網絡是 一種運算模型，由大量的節點(或稱神經元)之間相互聯接構成。現有的神經網絡的運算基于CPU (Central Processing Unit，中央處理器)或GPU(英文：Graphics Processing Unit，圖形處理器) 來實現神經網絡的運算，此種運算的計算量大，功耗高。

發明內容

本披露實施例提供了一種集成電路芯片裝置及相關產品，可提升計算裝置的處理速度，提高 效率。

第一方面，提供一種集成電路芯片裝置，所述集成電路芯片裝置包括：主處理電路以及多個 基礎處理電路；

所述多個基礎處理電路呈陣列分布；每個基礎處理電路與相鄰的其他相鄰的基礎處理電路連 接，所述主處理電路連接所述多個基礎處理電路中的k個基礎處理電路，所述k個基礎電路為： 第1行的n個基礎處理電路以及第1列的m個基礎處理電路；

所述k個基礎處理電路包括：壓縮映射電路，用于執行神經網絡運算中的各個數據的壓縮處 理；

所述主處理電路，用于執行神經網絡運算中的各個連續的運算以及和與其相連的所述基礎處 理電路傳輸數據；

所述k個基礎處理電路，用于依據傳輸數據的運算控制確定是否啟動所述壓縮映射電路對所 述傳輸數據進行壓縮處理，并將壓縮處理后的傳輸數據發送給與所述k個基礎處理電路連接的基 礎處理電路；

所述多個基礎處理電路，用于依據壓縮處理后的傳輸數據以并行方式執行神經網絡中的運算， 并將運算結果傳輸給所述主處理電路。

第二方面，提供一種神經網絡運算裝置，所述神經網絡運算裝置包括一個或多個第一方面提 供的集成電路芯片裝置。

第三方面，提供一種組合處理裝置，所述組合處理裝置包括：第二方面提供的神經網絡運算 裝置、通用互聯接口和通用處理裝置；

所述神經網絡運算裝置通過所述通用互聯接口與所述通用處理裝置連接。

第四方面，提供一種芯片，所述芯片集成第一方面的裝置、第二方面的裝置或第三方面的裝 置。

第五方面，提供一種電子設備，所述電子設備包括第四方面的芯片。

第六方面，提供一種神經網絡的運算方法，所述方法應用在集成電路芯片裝置內，所述集成 電路芯片裝置包括：第一方面所述的集成電路芯片裝置，所述集成電路芯片裝置用于執行神經網 絡的運算。

可以看出，通過本披露實施例，提供壓縮映射電路將數據塊壓縮處理后再進行運算，節省了 傳輸資源以及計算資源，所以其具有功耗低，計算量小的優點。

附圖說明

圖1a是一種集成電路芯片裝置結構示意圖。

圖1b是另一種集成電路芯片裝置結構示意圖。