[發明專利]集成電路芯片裝置及相關產品

有效

• 申請號: 201711499266.5
• 申請日: 2017-12-30
• 公開（公告）號: CN109993290B
• 公開（公告）日: 2021-08-06
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 中科寒武紀科技股份有限公司
• 主分類號: G06N3/063
• 分類號: G06N3/063
• 代理公司: 廣州三環專利商標代理有限公司 44202
• 代理人: 郝傳鑫;熊永強

1.一種集成電路芯片裝置，其特征在于，所述集成電路芯片裝置包括：主處理電路以及多個基礎處理電路；

所述多個基礎處理電路呈陣列分布；每個基礎處理電路與相鄰的基礎處理電路連接，所述主處理電路連接所述多個基礎處理電路中的k個基礎處理電路，所述k個基礎處理電路為：第1行的n個基礎處理電路以及第1列的m個基礎處理電路；

所述k個基礎處理電路包括：壓縮映射電路，所述壓縮映射電路用于執行神經網絡運算中的各個數據的壓縮處理；

所述主處理電路，用于執行神經網絡運算中的各個連續的運算以及和與其相連的所述基礎處理電路傳輸數據；獲取待計算的數據塊以及運算指令，依據該運算指令對所述待計算的數據塊劃分成分發數據塊以及廣播數據塊；其中，所述分發數據塊以及所述廣播數據塊為至少一個輸入神經元或者，至少一個權值；

所述k個基礎處理電路，用于依據傳輸數據的運算控制確定是否啟動所述壓縮映射電路對所述傳輸數據進行壓縮處理，并將壓縮處理后的傳輸數據發送給與所述k個基礎處理電路連接的基礎處理電路；

所述多個基礎處理電路，用于依據壓縮處理后的傳輸數據以并行方式執行神經網絡中的運算，并將運算結果通過與所述主處理電路連接的基礎處理電路傳輸給所述主處理電路；

所述壓縮映射電路包括第二稀疏處理單元、第三稀疏處理單元以及連接關系處理單元；

所述第二稀疏處理單元，用于接收到第三輸入數據后，根據所述第三輸入數據得到第一連接關系數據，并將該第一連接關系數據傳輸至連接關系處理單元；

所述第三稀疏處理單元，用于接收到第四輸入數據后，根據所述第四輸入數據得到第二連接關系數據，并將該第二連接關系數據傳輸至所述連接關系處理單元；

所述連接關系處理單元，用于根據所述第一連接關系數據和所述第二連接關系數據，以得到第三連接關系數據，并將該第三連接關系數據傳輸至第二數據處理單元；

所述第二數據處理單元，用于在接收到所述第三輸入數據，所述第四輸入數據和所述第三連接關系數據后，根據所述第三連接關系數據對所述第三輸入數據和所述第四輸入數據進行壓縮處理，以得到第四輸出數據和第五輸出數據；

其中，當所述第三輸入數據包括所述至少一個輸入神經元，第四輸入數據包括所述至少一個權值時，所述第一連接關系數據為輸入神經元的連接關系數據，所述第二連接關系數據為權值的連接關系數據，所述第四輸出數據為處理后的輸入神經元，所述第五輸出數據為處理后的權值；當所述第三輸入數據包括所述至少一個權值，所述第四輸入數據包括所述至少一個輸入神經元時，所述第一連接關系數據為權值的連接關系數據，所述第二連接關系數據為輸入神經元的連接關系數據，所述第四輸出數據為處理后的權值，所述第五輸出數據為處理后的輸入神經元；

所述主處理電路，用于對所述分發數據塊進行拆分處理得到多個基本數據塊，將所述多個基本數據塊分發至所述K個基礎處理電路，將所述廣播數據塊廣播至所述k個基礎處理電路；

所述k個基礎處理電路，用于依據接收到的基礎數據塊、廣播數據塊以及運算指令啟動所述壓縮映射電路將基礎數據塊和廣播數據塊進行壓縮處理，然后傳輸給與所述k個基礎處理電路連接的基礎處理電路；

所述多個基礎處理電路，用于對壓縮處理后的所述基本數據塊與所述廣播數據塊執行內積運算得到運算結果，并將所述運算結果發送至所述主處理電路；

所述主處理電路，用于對所述運算結果處理得到所述待計算的數據塊以及運算指令的指令結果。