[發明專利]半導體存儲器件的檢測電路及半導體存儲器件

有效

• 申請號: 201711480965.5
• 申請日: 2017-12-29
• 公開（公告）號: CN109994146B
• 公開（公告）日: 2021-03-23
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: G11C29/56
• 分類號: G11C29/56
• 代理公司: 北京市鑄成律師事務所 11313
• 代理人: 張臻賢;王珺

本發明實施例公開了一種半導體存儲器件的檢測電路及半導體存儲器件。檢測電路包括電阻單元和參考電阻，兩者在阻抗端點串聯組成串聯支路；第一比較器和第二比較器的第一輸入端連接阻抗端點，第一比較器的第二輸入端連接參考電壓提供單元的第一輸出端；第二比較器的第二輸入端連接參考電壓提供單元的第二輸出端；參考電壓提供單元的第一輸出端用于提供第一參考電壓，參考電壓提供單元的第二輸出端用于提供第二參考電壓，且第一參考電壓小于第二參考電壓；譯碼單元用于接收第一比較信號和第二比較信號，并根據第一比較信號和第二比較信號輸出用于判斷阻抗端點狀態的信號。本發明實施例能夠快速實現對阻抗端點的狀態的判斷。

技術領域

本發明涉及半導體存儲技術領域，尤其涉及一種半導體存儲器件的檢測電路及半導體存儲器件。

背景技術

在高速數據傳輸過程中如DRAM和CPU之間的數據傳輸，為了保持信號的完整性，阻抗匹配變得越來越重要，因此需要高精度的輸出端口；其中，DRAM是Dynamic RandomAccess Memory的簡稱，中文名稱為動態隨機存取存儲器，CPU是Central Processing Unit的簡稱，中文名稱為中央處理器。

然而，輸出端口的輸出阻抗會隨著制造工藝，應用環境如電壓，溫度等因素變化而變化。因此，DRAM需要采用具有高精度且阻抗可調節功能的輸出端口，通常這個調整阻抗的過程叫做ZQ校準(ZQ calibration)，對應的電路是ZQ校準電路。如果連接到DRAM的阻抗端點(簡稱ZQ端點)的參考電阻由于各種原因出現了短路到電源或者是地，或者斷路造成ZQ端點懸空，都會造成ZQ校準失敗或者失真。

因此，如何快速判斷ZQ端點狀態，是本領域技術人員急需要解決的技術問題。

在背景技術中公開的上述信息僅用于加強對本發明的背景的理解，因此其可能包含沒有形成為本領域普通技術人員所知曉的現有技術的信息。

發明內容

本發明實施例提供了一種半導體存儲器件的檢測電路及半導體存儲器件，以至少解決現有技術中的以上技術問題。

為達到上述目的，本發明實施例提供了一種半導體存儲器件的檢測電路，包括：

電阻單元和參考電阻，兩者在阻抗端點串聯組成串聯支路，所述串聯支路的一端接地，所述串聯支路的另一端連接電源；

參考電壓提供單元；

第一比較器，所述第一比較器的第一輸入端連接所述阻抗端點，所述第一比較器的第二輸入端連接所述參考電壓提供單元的第一輸出端；

第二比較器，所述第二比較器的第一輸入端連接所述阻抗端點，所述第二比較器的第二輸入端連接所述參考電壓提供單元的第二輸出端；

其中，所述參考電壓提供單元的第一輸出端用于提供第一參考電壓，所述參考電壓提供單元的第二輸出端用于提供第二參考電壓，且所述第一參考電壓小于所述第二參考電壓；所述第一比較器用于比較所述阻抗端點的電壓和第一參考電壓并輸出第一比較信號；所述第二比較器用于比較所述阻抗端點的電壓和第二參考電壓并輸出第二比較信號；

譯碼單元，用于接收所述第一比較信號和所述第二比較信號，并根據所述第一比較信號和所述第二比較信號輸出用于判斷所述阻抗端點狀態的信號。

本發明實施例還提供了一種半導體存儲器件，包括上述任一所述的檢測電路。