[發(fā)明專(zhuān)利]一種基于A(yíng)ltium Designer軟件的埋阻設(shè)計(jì)方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201711476256.X
• 申請(qǐng)日: 2017-12-29
• 公開(kāi)（公告）號(hào): CN109992798B
• 公開(kāi)（公告）日: 2023-10-24
• 發(fā)明（設(shè)計(jì)）人: 孟有權(quán);賈首峰
• 申請(qǐng)（專(zhuān)利權(quán)）人: 深圳市興森快捷電路科技股份有限公司;廣州興森快捷電路科技有限公司;宜興硅谷電子科技有限公司
• 主分類(lèi)號(hào): G06F30/392
• 分類(lèi)號(hào): G06F30/392
• 代理公司: 廣州嘉權(quán)專(zhuān)利商標(biāo)事務(wù)所有限公司 44205
• 代理人: 唐致明

本發(fā)明公開(kāi)了一種基于A(yíng)ltium Designer軟件的埋阻設(shè)計(jì)方法，該方法包括：根據(jù)所需埋阻的阻值大小和埋阻材料的阻值系數(shù)制作埋阻封裝，在需要實(shí)現(xiàn)埋阻的布線(xiàn)層放置埋阻。本發(fā)明實(shí)現(xiàn)了應(yīng)用Altium Designer軟件設(shè)計(jì)埋阻的方法；節(jié)省了PCB板面布局空間，用于放置更多主元器件(或高功率元件)及高密度布線(xiàn)，進(jìn)一步增強(qiáng)其整體系統(tǒng)功能；減少PCB板面的焊點(diǎn)個(gè)數(shù)，增加PCB全板的可靠性；清除了焊點(diǎn)與電阻引腳所構(gòu)成的回路，避免信號(hào)通過(guò)時(shí)所造成的不良寄生效應(yīng)，如寄生電容或寄生電感。

技術(shù)領(lǐng)域

本發(fā)明涉及電子設(shè)備技術(shù)領(lǐng)域，尤其涉及一種基于A(yíng)ltium Designer軟件的埋阻設(shè)計(jì)方法。

背景技術(shù)

隨著電子產(chǎn)品的高頻和高速性能進(jìn)一步加劇，系統(tǒng)內(nèi)部電磁干擾問(wèn)題日益突出，目前業(yè)界SMT技術(shù)能處理的最小封裝為0201(手機(jī)中獲廣泛應(yīng)用)。雖然無(wú)源SMT分立器件的引線(xiàn)已經(jīng)很短，但對(duì)于動(dòng)輒超過(guò)幾百兆的高速、高頻信號(hào)，這樣的寄生參數(shù)卻依然對(duì)SI信號(hào)質(zhì)量有顯著影響，而嵌入式埋阻的設(shè)計(jì)可有效降低電磁干擾和輻射以及電源噪聲，其重視程度日益增強(qiáng)；在高端EDA設(shè)計(jì)軟件中，Mentor Expedition和Allegro Cadance都已集成埋阻設(shè)計(jì)模塊，但對(duì)當(dāng)前使用低端EDA軟件Altium Designer設(shè)計(jì)人員來(lái)說(shuō)，目前還沒(méi)有一種方法可以實(shí)現(xiàn)埋阻的設(shè)計(jì)。

發(fā)明內(nèi)容

為了解決上述技術(shù)問(wèn)題，本發(fā)明的目的是提供一種基于A(yíng)ltium Designer軟件的埋阻設(shè)計(jì)方法。

本發(fā)明所采用的技術(shù)方案是：一種基于A(yíng)ltium Designer軟件的埋阻設(shè)計(jì)方法，該方法包括：根據(jù)所需埋阻的阻值大小和埋阻材料的阻值系數(shù)制作埋阻封裝，在需要實(shí)現(xiàn)埋阻的布線(xiàn)層放置埋阻。

進(jìn)一步，所述埋阻封裝包括埋阻實(shí)體和分別設(shè)置與埋阻實(shí)體兩端的焊盤(pán)。

進(jìn)一步，所述埋阻封裝設(shè)有禁布區(qū)。

進(jìn)一步，其還包括：設(shè)置埋阻MASK層，其中埋阻MASK層比埋阻實(shí)體的長(zhǎng)度和寬度同時(shí)大5-10mil。

本發(fā)明的有益效果是：本發(fā)明根據(jù)所需埋阻的阻值大小和埋阻材料的阻值系數(shù)制作埋阻封裝，在需要實(shí)現(xiàn)埋阻的布線(xiàn)層放置埋阻。解決了Altium Designer軟件實(shí)現(xiàn)埋阻設(shè)計(jì)的問(wèn)題。

附圖說(shuō)明

下面結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式作進(jìn)一步說(shuō)明：

圖1是本發(fā)明中埋阻封裝的結(jié)構(gòu)示意圖。

具體實(shí)施方式

需要說(shuō)明的是，在不沖突的情況下，本申請(qǐng)中的實(shí)施例及實(shí)施例中的特征可以相互組合。

一種基于A(yíng)ltium Designer軟件的埋阻設(shè)計(jì)方法，該方法包括：根據(jù)所需埋阻的阻值大小和埋阻材料的阻值系數(shù)制作埋阻封裝，在需要實(shí)現(xiàn)埋阻的布線(xiàn)層放置埋阻。所述埋阻封裝包括埋阻實(shí)體和分別設(shè)置與埋阻實(shí)體兩端的焊盤(pán)。所述埋阻封裝設(shè)有禁布區(qū)。其還包括設(shè)置埋阻MASK層，其中埋阻MASK層比埋阻實(shí)體的長(zhǎng)度和寬度大5-10mil。

實(shí)施例

確定埋阻設(shè)計(jì)所采用的埋阻材料。

本方案中采用Ohmega-ply公司提供的Ni-P合金材料，選擇25ohm/sq系數(shù)的埋阻材料，即方阻為25歐姆的材料。

阻值大小：R＝25ohm/sq×(L/W)；

阻值范圍：10ohm～500ohm；

公差：+/-5％。

確定需要采用埋阻設(shè)計(jì)的電阻及阻值，以及采用埋阻設(shè)計(jì)的布線(xiàn)層。