[發(fā)明專利]一種基于Altium Designer軟件的埋阻設(shè)計(jì)方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201711476256.X
• 申請(qǐng)日: 2017-12-29
• 公開（公告）號(hào): CN109992798B
• 公開（公告）日: 2023-10-24
• 發(fā)明（設(shè)計(jì)）人: 孟有權(quán);賈首峰
• 申請(qǐng)（專利權(quán)）人: 深圳市興森快捷電路科技股份有限公司;廣州興森快捷電路科技有限公司;宜興硅谷電子科技有限公司
• 主分類號(hào): G06F30/392
• 分類號(hào): G06F30/392
• 代理公司: 廣州嘉權(quán)專利商標(biāo)事務(wù)所有限公司 44205
• 代理人: 唐致明

1.一種基于Altium Designer軟件的埋阻設(shè)計(jì)方法，其特征在于，該方法包括：根據(jù)所需埋阻的阻值大小和埋阻材料的阻值系數(shù)制作埋阻封裝，在需要實(shí)現(xiàn)埋阻的布線層放置埋阻。

2.根據(jù)權(quán)利要求1所述的基于Altium Designer軟件的埋阻設(shè)計(jì)方法，其特征在于，所述埋阻封裝包括埋阻實(shí)體和分別設(shè)置與埋阻實(shí)體兩端的焊盤。

3.根據(jù)權(quán)利要求2所述的基于Altium Designer軟件的埋阻設(shè)計(jì)方法，其特征在于：所述埋阻封裝設(shè)有禁布區(qū)。

4.根據(jù)權(quán)利要求2或3所述的基于Altium Designer軟件的埋阻設(shè)計(jì)方法，其特征在于、其還包括：設(shè)置埋阻MASK層，其中埋阻MASK層比埋阻實(shí)體的長度和寬度同時(shí)大5-10mil。